搜索结果
找到约 9,999 项符合
硬件清零 的查询结果
VHDL/FPGA/Verilog 利用xilin实验仪完成一个可以计时的数字时钟
利用xilin实验仪完成一个可以计时的数字时钟，显示范围位00.00～59.59，且该时钟应该具有暂停计时，清零灯功能。
VHDL/FPGA/Verilog rom地址宽度8位
rom地址宽度8位，256个正弦波数据。频率控制字可以步进，具有清零功能。
VHDL/FPGA/Verilog EDA课程设计
EDA课程设计，包含源码和文档说明，实现秒表计数和闹钟功能，使用VHDL语言编写
已完成功能
1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示；
2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能；
3. 定时器：实现整点报时，通过扬声器发出高低报时声音；
4. 时间设置，也就 ...
汇编语言 设计一个简单的电子秒表（按一下钮启动
设计一个简单的电子秒表（按一下钮启动，再按一个停止，再按一下清零，周而复始。）最小计时单位0.01S,即可显示XX.XX（秒、百分之一秒）。
其他 闹钟可在定点时刻响铃
闹钟可在定点时刻响铃，具有清零功能，在整点报时，在6点到22报时，在23点到5点不报时
文章/文档 电子秒表要实现的功能：用键盘中断来控制整个程序
电子秒表要实现的功能：用键盘中断来控制整个程序，按一下回车键启动电子秒表，再按一下暂停，按一下ESC键清零，用七段数码管显示时间。整个程序涉及到8255、8253与8259三个芯片。8253的OUT2，CLK2分别连接8259的IRQ7与PCLK，8253的GATE2连接正5伏电压，采用计数器2每隔0.01秒产生一次中断并且计数，写入以偏移地址4000H开 ...
VHDL/FPGA/Verilog 基于VHDL的电子钟
基于VHDL的电子钟，具有清零和重置功能，在一个程序中实现所有功能
USB编程 PDIUSBD12 是一款带有并行总线和局部DMA传输能力的高速USB 接口器件固件设计的目标就是 使PDIUSBD12 在USB 上达到最大的传输速率外围设备例如打印机扫描仪外部的海量存储器和数码
PDIUSBD12 是一款带有并行总线和局部DMA传输能力的高速USB 接口器件固件设计的目标就是
使PDIUSBD12 在USB 上达到最大的传输速率外围设备例如打印机扫描仪外部的海量存储器和数码
相机都可使用PDIUSBD12 在USB 上传输数据这些设备的CPU 要忙于处理许多设备控制和数据以及图像
处理等任务PDIUSBD12 的固件设计成完全的中断驱 ...
汇编语言 设计一个智力竞赛抢答器
设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是So、S1、S2、S3、S4、S5、S6、S7。
② 给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。
③ 抢答器具有数据锁存和显示 ...
单片机开发 1）能够对计数脉冲（用开关模拟）进行计数 2）能够进行6位数码显示
1）能够对计数脉冲（用开关模拟）进行计数 2）能够进行6位数码显示，显示当前的印张数 3）能够进行印数的预置，能够进行正/反计数 4)当计数达到计数预置值或计数为零时，能够报警（LED 发光）
附加功能：报警时可以用喇叭鸣响，并用一个键控制其停止 。
操作说明:
开启电源后，按数字键按预设的印刷数量渐入计数值，按“正 ...