搜索结果
找到约 9,999 项符合
硬件清零 的查询结果
单片机开发 电子闹钟 clk： 标准时钟信号
电子闹钟
clk： 标准时钟信号，本例中，其频率为4Hz；
clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz；
mode： 功能控制信号； 为0：计时功能；
为1：闹钟功能；
为2：手动校时功能；
turn： 接按键，在手动校时功能时，选择是调整小时，还是分钟；
若长时间按住该键，还可使秒信号清零，用于精确调时；
c ...
VHDL/FPGA/Verilog 数字钟 六位数码管显示
数字钟 六位数码管显示，有清零端，采用分层设计方式编写
单片机开发 * 1602LCD显示秒表 * * K3 --- 控制按键 (p3.4) * * 第一次按下时,开始计时
* 1602LCD显示秒表 *
* K3 --- 控制按键 (p3.4) *
* 第一次按下时,开始计时，第二次按下时,暂停计时。 *
* 第三次按下时,累计计时，第四次按下时,暂停计时。 *
* K4 --- 清零按键 (p3.5) *
* 在任何状态下，按一下K4，均可清零
单片机开发 红外在单片机上的应用,C语言源码,Keil uVision3工程文件,附原理图及说明学习文档 红外接收电路采用集成红外接收器成品H1
红外在单片机上的应用,C语言源码,Keil uVision3工程文件,附原理图及说明学习文档
红外接收电路采用集成红外接收器成品H1，接收器包括红外接收管和信号处理IC，均集成在红外接收器H1内。接收器对外只有3个引脚：Vcc、GND和一个脉冲信号输出PO。Vcc接系统的电源正极（+5V），GND接系统的地线，脉冲信号输出接CPU的中断输入引 ...
VHDL/FPGA/Verilog 存储器模块生成
存储器模块生成，采用16位数据总线，5位读写地址总线，异步清零！
单片机开发 （1） 不同情况具有不同的收费标准。 l 白天 l 晚上 l 途中等待（>10min 开始收费） （2） 能进行手动修改单价 （3） 具有数据的复位功能 （4） IO 口分配的简易要
（1） 不同情况具有不同的收费标准。
l 白天
l 晚上
l 途中等待（>10min 开始收费）
（2） 能进行手动修改单价
（3） 具有数据的复位功能
（4） IO 口分配的简易要求
l 距离检测使用霍尔开关A44E
l 白天/晚上收费标准的转换开关
l 数据的清零开关
l 单价的调整（最好使用&#147 ＋&#148 和&#147 －&#148 按键）
（5） 数据输 ...
VHDL/FPGA/Verilog 1). 用红、绿、黄三色发光二极管作信号灯。主干道为东西向
1). 用红、绿、黄三色发光二极管作信号灯。主干道为东西向，有红、绿、黄三个灯；支干道为南北向，也有红、绿、黄三个灯。红灯亮禁止通行；绿灯亮允许通行；黄灯亮则给行驶中的车辆有时间停靠到禁行线之外。
2).由于主干道车辆较多而支干道车辆较少，所以主干道绿灯时间较长。当主干道允许通行亮绿灯时，支干道亮红灯。而支 ...
其他书籍 这是利用Quartus II软件设计的数码管显示与控制功能
这是利用Quartus II软件设计的数码管显示与控制功能，包括1.无选位的3位显示2.带选位的3位数码管稳定显示3.带有清零和暂停的3位数码管计数
VHDL/FPGA/Verilog 利用fpga实现秒表。秒表有开始停止
利用fpga实现秒表。秒表有开始停止，清零的功能
系统设计方案 基于FPGS的数字秒表设计文件 含有计时
基于FPGS的数字秒表设计文件
含有计时，停止，复位，清零功能