搜索：相移 - 虫虫下载站

教程资料  应用VHDL技术设计嵌入式全数字锁相环路的方法

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。

https://www.eeworm.com/dl/fpga/doc/17765.html

下载: 73

查看: 1078

教程资料  基于FPGA的全数字锁相环设计

基于FPGA的全数字锁相环设计,内有设计过程和设计思想

https://www.eeworm.com/dl/fpga/doc/17864.html

下载: 66

查看: 1072

教程资料  verilog编写基于fpga的鉴相器模块

verilog编写基于fpga的鉴相器模块

https://www.eeworm.com/dl/fpga/doc/18078.html

下载: 152

查看: 2444

教程资料  基于FPGA设计数字锁相环

基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

https://www.eeworm.com/dl/fpga/doc/18093.html

下载: 85

查看: 1059

教程资料  高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题

针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 k ...

https://www.eeworm.com/dl/fpga/doc/18237.html

下载: 58

查看: 1116

教程资料  关于数字锁相环的一点东西

关于数字锁相环的一点东西,可以下来看看\r\n

https://www.eeworm.com/dl/fpga/doc/18354.html

下载: 127

查看: 1062

教程资料  Verilog实现的DDS正弦信号发生器和测频测相模块

Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。

https://www.eeworm.com/dl/fpga/doc/18425.html

下载: 52

查看: 1147

技术书籍  意法半导体静电计单相组合解决方案

              意法半导体静电计单相组合解决方案图意法半导体静电计单相组合解决方案

https://www.eeworm.com/dl/537/20164.html

下载: 22

查看: 1071

模拟电子  电子设计大赛：波形合成与分解（包含所有电路图讲解、程序代码）（853594759）

全国大学生电子设计（课题：波形的合成与分解） 1 任务设计制作一个具有产生多个不同频率的正弦信号，并将这些信号再合成为近似方波和三角波功能的电路。系统示意图如图1所示： 2要求 2.1 方波振荡器的信号经分频与滤波处理，同时产生频率为1kHz和3kHz与5kHz的正弦波信号，这三种信号应具有确定的相位关系；产生的信号波形 ...

https://www.eeworm.com/dl/571/20198.html

下载: 40

查看: 1308

模拟电子  2012TI杯A题终极资料-锁相放大器模块-终稿

锁相放大器资料。

https://www.eeworm.com/dl/571/20246.html

下载: 175

查看: 1070

搜索结果

按分类筛选