搜索结果
找到约 1,066 项符合
直针连接器 的查询结果
matlab例程 在matlab仿真环境下
在matlab仿真环境下，对直扩通信系统的同步算法及其流程进行说明
CA认证 用C++实现rsa算法
用C++实现rsa算法，直接用.exe文件运行就可以了
单片机开发 基于凌阳单片机数字电子钟开发源代码
基于凌阳单片机数字电子钟开发源代码，是已经调试好的源代码，可以直接用。
其他 三层电梯控制器 1.每层没门口有上升和下降请求开关,电梯内设有顾客到达层次停站请求开关 2.门口有位置指示装置及电梯运行模式指示装置 3.电梯每秒升(降)一层楼 4.到达有停站请求的楼层经过一
三层电梯控制器
1.每层没门口有上升和下降请求开关,电梯内设有顾客到达层次停站请求开关
2.门口有位置指示装置及电梯运行模式指示装置
3.电梯每秒升(降)一层楼
4.到达有停站请求的楼层经过一秒打开门,开门灯亮,四秒后关门,开门灯灭,继续运行,直到最后一个请求信号停留在当前层
5能记忆电梯内所有请求,按电梯运行规则顺序响 ...
VHDL/FPGA/Verilog 秒表可计时
秒表可计时，用VHDL编译的源代码，从0.1到60秒计时，解压后直接用Quartus打开project即可
VHDL/FPGA/Verilog 用VHDL编译的源代码
用VHDL编译的源代码，模仿心脏跳动，解压后直接用Quartus打开project即可
VHDL/FPGA/Verilog 用VHDL编译的源代码
用VHDL编译的源代码，可编程脉冲生成器，解压后直接用Quartus打开project即可
VHDL/FPGA/Verilog 用VHDL编译的源代码
用VHDL编译的源代码，模拟心脏跳动，解压后直接用Quartus打开project即可，不好意思刚才第一个那个模拟心脏跳动（heartbeat）的源程序发错了，请删除，
VHDL/FPGA/Verilog 用VHDL编译的源代码
用VHDL编译的源代码，4bit加一器，输入一个4位二进制数自动加一，解压后直接用Quartus打开project即可