搜索结果
找到约 18,649 项符合
电平逆变器 的查询结果
按分类筛选
其他嵌入式/单片机内容 用于ＦＳ2410的Qt嵌入式图形开发入门篇 Qt/Embedded 的开发环境可以取代那些我们熟知的UNIX 和WINDOWS 开发工具。它提供了几个跨平台的 工具使得开发变得迅速和方便
用于ＦＳ2410的Qt嵌入式图形开发入门篇
Qt/Embedded 的开发环境可以取代那些我们熟知的UNIX 和WINDOWS 开发工具。它提供了几个跨平台的
工具使得开发变得迅速和方便，尤其是它的图形设计器。Unix 下的开发者可以在PC 机或者工作站使用虚
拟缓冲帧，从而可以仿真一个和嵌入式设备的显示终端大小，象素相同的显示环境。 ...
其他 电话计费器程序/*信号定义： clk： 时钟信号
电话计费器程序/*信号定义：
clk： 时钟信号，本例中其频率值为1Hz；
decide： 电话局反馈回来的信号，代表话务种类，“01”表示市话，“10”表示
长话，“11”表示特话；
dispmoney： 用来显示卡内余额，其单位为角，这里假定能显示的最大数额为50 元
（500 角）；
disptime： 显示本次通话的时长；
write,read： 当write ...
VHDL/FPGA/Verilog 数控分频器设计:对于一个加法计数器
数控分频器设计:对于一个加法计数器，装载不同的计数初始值时，会有不同频率的溢出输出信号。计数器溢出时，输出‘1’电平，同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号；否则输出‘0’电平。
单片机开发 TLV1544与TMS320VC5402通过串行口连接
TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。
开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OU ...
其他 数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术
数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术，就是不增加多余度而扰乱信号，改变数字信号的统计特性，使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列（伪随机序列）理论之上的。解扰是加扰的逆过程，恢复原始的数字信号。 如果数字信号具有周期性，则信 ...
VHDL/FPGA/Verilog 设计一个字节（8 位）比较器。 要求：比较两个字节的大小
设计一个字节（8 位）比较器。
要求：比较两个字节的大小，如a[7:0]大于 b[7:0]输出高电平,否则输出低电平,改写测试
模型,使其能进行比较全面的测试 。
VHDL/FPGA/Verilog 运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数
运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数，当选择开关(至少3 位)或输入数据发生变化时，输出数据也相应地变
汇编语言 基于Intel 8253定时器的两端Asm
基于Intel 8253定时器的两端Asm，包括配套电路，流程图
&#61618 1。设计基于ISA总线的Intel 8253 的接口电路，用Intel 8253 的1个通道作定时器，演奏C调的各个音符，利用查表程序的方法依次演奏，每个音符演奏1s，停0.5s 演奏三遍后退出程序
2。利用Intel 8253的一个通道产生一个100Hz的方波，用示波器测试信号的正确性
&#6 ...
微处理器开发 读取EASYARM2200教学实验平台上的P0.14口上的电平值
读取EASYARM2200教学实验平台上的P0.14口上的电平值，然后将值输出控制蜂鸣器
中间件编程 使用msp430的定时器生成PWM波通过硬件滤波器实现DAC功能
使用msp430的定时器生成PWM波通过硬件滤波器实现DAC功能，一阶滤波为直流电平，二阶可以生成任意波形，如正弦波，锯齿波等