搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
其他嵌入式/单片机内容 用vhdl实现数字频率的毕业设计！doc文档中有源程序。可以实现功能！
用vhdl实现数字频率的毕业设计！doc文档中有源程序。可以实现功能！
电子书籍 介绍了用VHDL设计数字钟的相关知识,是学习VHDL的经典例子.
介绍了用VHDL设计数字钟的相关知识,是学习VHDL的经典例子.
VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
VHDL/Verilog/EDA源码 VHDL数字钟
用vhdl实现数字钟
其一，具有时，分，秒计数显示功能，其中，要求以二十四小时循环及
时；
 
其二，具有清零，调节小时，分钟功能；
 
其三，具有整点报时功能，而且在整点报时的同时
LED
灯花样显示。
其一，具有时，分，秒计数显示功能，其中，要求以二十四小 ...
VHDL/FPGA/Verilog 用VHDL实现的完整数字钟代码
用VHDL实现的完整数字钟代码，时分秒计时、校时、整点仿电台报时。
可编程逻辑 基于CPLD的VHDL语言数字钟(含秒表)设计
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VH ...
单片机开发 用51单片机内部定时器实现数字钟功能
用51单片机内部定时器实现数字钟功能，可以显示小时，分，秒，误差很小。
单片机开发 用51单片机实现数字钟 利用数码管、I/O口实现数字钟的计数功能
用51单片机实现数字钟
利用数码管、I/O口实现数字钟的计数功能，并显示在数码管上
VHDL/FPGA/Verilog 时、分、秒、实现数字钟的基本VHDL源代码。
时、分、秒、实现数字钟的基本VHDL源代码。
VHDL/FPGA/Verilog 基于vhdl的数字钟完整工程文件
基于vhdl的数字钟完整工程文件，已在实验箱上实现