搜索：用vhdl实现数字钟

VHDL/FPGA/Verilog 利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能

利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s

https://www.eeworm.com/dl/663/321171.html

下载: 196

查看: 1036

VHDL/FPGA/Verilog 用VHDL语言描述和实现的一个交通灯控制器

用VHDL语言描述和实现的一个交通灯控制器，该交通灯系统为一个十字路口交通管理信号灯，用于主干道与乡间公路的交叉路口，要求是优先保证主干道的畅通，因此平时处于“主干道绿灯，乡间道红灯”状态，只有在乡间公路有车辆要穿行主干道时才将交通灯切向“主干道红灯，乡间道绿灯”，一旦乡间公路无车辆通过路口，交通灯又回 ...

https://www.eeworm.com/dl/663/321374.html

下载: 30

查看: 1121

VHDL/FPGA/Verilog 串行接口UART的用VHDL语言的简单实现

串行接口UART的用VHDL语言的简单实现，希望对大家有帮助

https://www.eeworm.com/dl/663/324270.html

下载: 85

查看: 1034

VHDL/FPGA/Verilog VHDL写的数字钟

VHDL写的数字钟，功能很全

https://www.eeworm.com/dl/663/324371.html

下载: 74

查看: 1031

VHDL/FPGA/Verilog 用VHDL原理图输入的方法实现d触发器的功能

用VHDL原理图输入的方法实现d触发器的功能

https://www.eeworm.com/dl/663/324426.html

下载: 160

查看: 1043

VHDL/FPGA/Verilog 用VHDL语言实现CCD图象采集系统

用VHDL语言实现CCD图象采集系统，针对TCD1205线阵CCD传感器

https://www.eeworm.com/dl/663/326638.html

下载: 91

查看: 1056

VHDL/FPGA/Verilog 用VHDL编写的数字密码锁,很实用

用VHDL编写的数字密码锁,很实用，喜欢请下载

https://www.eeworm.com/dl/663/327034.html

下载: 187

查看: 1041

VHDL/FPGA/Verilog 数字时钟vhdl实现

数字时钟vhdl实现

https://www.eeworm.com/dl/663/329216.html

下载: 85

查看: 1042

VHDL/FPGA/Verilog 用VHDL语言编程在EPM7128SLC8—15数电实验开发板上实现贪吃蛇游戏

用VHDL语言编程在EPM7128SLC8—15数电实验开发板上实现贪吃蛇游戏，附有EPM7128SLC8—15数电实验开发板的样图

https://www.eeworm.com/dl/663/333794.html

下载: 69

查看: 1190

VHDL/FPGA/Verilog 数字钟代码

数字钟代码，用VHDL语言设计一个数字钟系统，该系统具有显示时、分、秒的功能，具有较时功能，具有整点报时功能。

https://www.eeworm.com/dl/663/334405.html

下载: 191

查看: 1037

搜索结果

按分类筛选