搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
VHDL/FPGA/Verilog 我自己用VHDL语言编的16阶FIR数字滤波器
我自己用VHDL语言编的16阶FIR数字滤波器，仿真是在Quartus II上通过的，对大家一定有帮助的，压缩文件里还有详细的设计说明呢，肯定让你完全了解数字滤波器的设计。
VHDL/FPGA/Verilog 可以调整时间和设置闹钟的数字钟(VHDL)
可以调整时间和设置闹钟的数字钟(VHDL)
汇编语言 一个基于IBM汇编语言实现的数字钟完整程序
一个基于IBM汇编语言实现的数字钟完整程序，可供学习汇编和低层调用提供参考。
VHDL/FPGA/Verilog 用FPGA实现RS232通信,此代码是用VHDL语言编写
用FPGA实现RS232通信,此代码是用VHDL语言编写，非常有用的好东东啊
VHDL/FPGA/Verilog 该程序为用vhdl语言编写的彩灯控制程序！ 通过状态机实现三个彩灯的状态装换
该程序为用vhdl语言编写的彩灯控制程序！
通过状态机实现三个彩灯的状态装换，红灯亮2秒，绿灯亮3秒，黄灯亮1秒！
时钟频率为1HZ！
通过该程序也可以改成交通灯的情况
VHDL/FPGA/Verilog 数字钟的程序
数字钟的程序，功能说明如下所示：
1.完成秒／分／时的依次显示并正确计数；
2.秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位；
3.定时闹钟：实现整点报时，通过语音设备来实现具体的报时；
4.时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整
5.可以选择使用12进制计时或者24 ...
嵌入式/单片机编程 用3310显示温度与数字钟
用3310显示温度与数字钟，并用51单片机控制显示
VHDL/FPGA/Verilog 用VHDL语言实现的除法器
用VHDL语言实现的除法器，可以处理非整除运算。精度0.004
VHDL/FPGA/Verilog 该程序实现一个数字钟
该程序实现一个数字钟，带调整时间功能，在调整时间时，对应的位置闪烁显示。
CLR 为清零端，该键为‘1’时，时钟显示”000000“；
EN 计数使能端，该键为‘1’时，时钟停止；
MODE 模式选择按钮，在4种模式下循环：正常-小时调整-分调整-秒调整。
INC 调整时间按钮，该键为‘1’时，对应位置加1； ...