搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
VHDL/FPGA/Verilog 用VHDL语言实现六分频
用VHDL语言实现六分频，并且已经通过编译和仿真。由此可举一反三，实现任意偶数次分频。
DSP编程 用matlab来实现数字信号处理的原程序
用matlab来实现数字信号处理的原程序
单片机开发 自己编写的关于数字钟的单片机程序．可实现多种功能．两个．
自己编写的关于数字钟的单片机程序．可实现多种功能．两个．
其他 数字钟电路及PCB SCH图 已经实现且较为计时准确
数字钟电路及PCB SCH图 已经实现且较为计时准确
多国语言处理 该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!
该程序用VHDL硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!
VHDL/FPGA/Verilog 用Vhdl硬件描述语言编写的FIR数字滤波器
用Vhdl硬件描述语言编写的FIR数字滤波器
文章/文档 用程序实现基于数字滤波技术的系统动态特性补偿仪
用程序实现基于数字滤波技术的系统动态特性补偿仪
单片机开发 此实验实现简易的数字钟,通过数码管显示出来学习数码管的动态扫描原理及方法
此实验实现简易的数字钟,通过数码管显示出来学习数码管的动态扫描原理及方法
VHDL/FPGA/Verilog 用VHDL语言实现数显时钟
用VHDL语言实现数显时钟，devid200.vhd为分频模块，scan.vhd为LED扫描模块，timecount.vhd为计数模块
通讯/手机编程 VHDL 实现DDS的数字移相信号发生器的设计代码.直接解压打开就可以运行..自己写的代码
VHDL 实现DDS的数字移相信号发生器的设计代码.直接解压打开就可以运行..自己写的代码