搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
VHDL/FPGA/Verilog 用vhdl硬件语言实现数字调制系统基带码发生器
用vhdl硬件语言实现数字调制系统基带码发生器
文章/文档 这是用VHDL语言编写的数字钟。可以设置时分秒
这是用VHDL语言编写的数字钟。可以设置时分秒，还可以整点报时。
其他嵌入式/单片机内容 用VHDL开发的数字钟资料 完整的实验代码
用VHDL开发的数字钟资料 完整的实验代码
VHDL/FPGA/Verilog 基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
教程资料 用CPLD设计实现一个具有预置数的数字钟
本设计要实现一个具有预置数的数字钟的设计,具体要求如下:\r\n1. 正确显示年、月、日 \r\n2. 正确显示时、分、秒 \r\n3. 具有校时,整点报时和秒表功能 \r\n4. 进行系统模拟仿真和下载编程实验,验证系统的正确性 \r\n
VHDL/FPGA/Verilog 数字钟的实现
数字钟的实现，由LCD动态显示，VHDL语言实现
VHDL/FPGA/Verilog 这是在FPGA上实现的数字钟功能
这是在FPGA上实现的数字钟功能，用VERILOG语言编程，已功过编译，仿真验证
单片机开发 32*32点阵屏实现的模拟显示的数字钟
32*32点阵屏实现的模拟显示的数字钟，用mega16控制，1024个点显示数字表盘。
VHDL/FPGA/Verilog 数字钟的VHDL源程序
数字钟的VHDL源程序，可实现整点报时、闹钟的功能，还有常有星期的显示，已调试过
单片机开发 多功能数字钟的设计。要求：使用单片机实现智能数字钟
多功能数字钟的设计。要求：使用单片机实现智能数字钟，应该具有以下功能：
1，能动态显示年月日、时分秒（用LCD液晶显示），误差小于±10％；
2，具有闹钟功能；
3，重要事件提醒功能；
4，液晶显示具有反显选择功能。
摘 要
多功能数字钟在电子产品的研发和制造中占有很重要的位置，其主要功能在于能动态显示时间，并且 ...