搜索结果
找到约 102,302 项符合
用vhdl实现数字钟 的查询结果
按分类筛选
软件设计/软件工程 数字钟是一种用数字电路技术实现时、分、秒计时的装置
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟 ...
文件格式 课程设计,数字钟的电子技术课程设计.数字钟是一种用数字电路技术实现时、分、秒计时的装置
课程设计,数字钟的电子技术课程设计.数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
单片机开发 用５１单片机实现的数字钟
用５１单片机实现的数字钟，并附有按键扫描，用来实时的调节时间
单片机开发 基于51单片机实现的数字钟 用keil编译
基于51单片机实现的数字钟
用keil编译，并用protues仿真实现。
VHDL/FPGA/Verilog 用ＶＨＤＬ来模拟实现钟最终实现数字电子钟的设计
用ＶＨＤＬ来模拟实现钟最终实现数字电子钟的设计，其中要用７段数码管
VHDL/FPGA/Verilog 在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取
在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取，是一个密码输入和修改的实例。在硬件实验箱上连线，并将程序下载到主芯片上完成。
VHDL/FPGA/Verilog 用 VHDL语言实现闹钟功能
用 VHDL语言实现闹钟功能，可用于数字钟设计的单元电路，显示电路程序。
VHDL/FPGA/Verilog 这是一个数字钟的VHDL实现.采用八段数码管显示！ --可调闹铃
这是一个数字钟的VHDL实现.采用八段数码管显示！
--可调闹铃，可校时。
VHDL/FPGA/Verilog 本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统
本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。 ...
VHDL/FPGA/Verilog 这个程序主要介绍了数字钟用VHDL的写法
这个程序主要介绍了数字钟用VHDL的写法，希望对大家有用