搜索：时序逻辑电路

其他  介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计

介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车 ...

https://www.eeworm.com/dl/534/172531.html

下载: 198

查看: 1068

VHDL/FPGA/Verilog Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

https://www.eeworm.com/dl/663/176687.html

下载: 51

查看: 1115

VHDL/FPGA/Verilog 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。系统以同步信号开始连续发送四个字节

同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零 ...

https://www.eeworm.com/dl/663/179063.html

下载: 187

查看: 1116

VHDL/FPGA/Verilog 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。系统以同步信号开始连续发送四个字节

同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零 ...

https://www.eeworm.com/dl/663/179065.html

下载: 27

查看: 1070

VHDL/FPGA/Verilog vga控制电路原码。主要有时序产生模块

vga控制电路原码。主要有时序产生模块，彩条产生模块和接口模块。改程序主要用状态机来实现，两个计数器来控制状态的翻转。

https://www.eeworm.com/dl/663/194205.html

下载: 191

查看: 1082

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器　　9.2.1 LCD显示单元的工作原理　　9.2.2 显示逻辑设计的思路与流程　　9.

基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器　　9.2.1 LCD显示单元的工作原理　　9.2.2 显示逻辑设计的思路与流程　　9.2.3 LCD显示单元的硬件实现　　9.2.4 可编程单脉冲数据的BCD码化　　9.2.5 task的使用方法　　9.2.6 for循环语句的使用方法　　9.2.7 二进制数转换BCD码 ...

https://www.eeworm.com/dl/663/197554.html

下载: 99

查看: 1160

嵌入式/单片机编程  嵌入式系统外围接口电路的复杂可编程逻辑器件实现

嵌入式系统外围接口电路的复杂可编程逻辑器件实现

https://www.eeworm.com/dl/647/201166.html

下载: 194

查看: 1055

系统设计方案  数字电路第一章：与、或、非逻辑关系复合逻辑关系逻辑关系的描述

数字电路第一章：与、或、非逻辑关系复合逻辑关系逻辑关系的描述

https://www.eeworm.com/dl/678/202838.html

下载: 109

查看: 1043

文章/文档  介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计

介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计，并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分，整个自动控制系统由四个模块构成：秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车 ...

https://www.eeworm.com/dl/652/213244.html

下载: 160

查看: 1052

微处理器开发  同步及异步时序电路fifo源程序及其测试程序.rar - fifo源程序

同步及异步时序电路fifo源程序及其测试程序.rar - fifo源程序，erilog编写~具有较强的参考价值~

https://www.eeworm.com/dl/655/223784.html

下载: 92

查看: 1040

搜索结果

按分类筛选

其他  介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计

VHDL/FPGA/Verilog Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。

VHDL/FPGA/Verilog 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。系统以同步信号开始连续发送四个字节

VHDL/FPGA/Verilog 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。系统以同步信号开始连续发送四个字节

VHDL/FPGA/Verilog vga控制电路原码。主要有时序产生模块

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器　　9.2.1 LCD显示单元的工作原理　　9.2.2 显示逻辑设计的思路与流程　　9.

嵌入式/单片机编程  嵌入式系统外围接口电路的复杂可编程逻辑器件实现

系统设计方案  数字电路第一章：与、或、非逻辑关系复合逻辑关系逻辑关系的描述

文章/文档  介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计

微处理器开发  同步及异步时序电路fifo源程序及其测试程序.rar - fifo源程序