搜索：时序约束 - 虫虫下载站

VHDL/FPGA/Verilog vga控制电路原码。主要有时序产生模块

vga控制电路原码。主要有时序产生模块，彩条产生模块和接口模块。改程序主要用状态机来实现，两个计数器来控制状态的翻转。

https://www.eeworm.com/dl/663/194205.html

下载: 191

查看: 1082

其他行业  本程序是求解随即约束问题的优化计算：机会约束的模糊规划

本程序是求解随即约束问题的优化计算：机会约束的模糊规划

https://www.eeworm.com/dl/668/194684.html

下载: 102

查看: 1082

人工智能/神经网络  机会约束的多层规划求解模型及程序代码

机会约束的多层规划求解模型及程序代码，人工智能的进化应用于不确定环境

https://www.eeworm.com/dl/650/194687.html

下载: 24

查看: 1120

人工智能/神经网络  相关机会约束规划求解模型及程序代码

相关机会约束规划求解模型及程序代码，不确定环境下优化问题的求解

https://www.eeworm.com/dl/650/194688.html

下载: 142

查看: 1096

其他嵌入式/单片机内容  alter fpga vga扫描时序源码,来源于红色飓风开发板.

alter fpga vga扫描时序源码,来源于红色飓风开发板.

https://www.eeworm.com/dl/687/194720.html

下载: 66

查看: 1032

其他书籍  静态时序分析

静态时序分析，是IC design后端设计中最基本的基础部分

https://www.eeworm.com/dl/542/194769.html

下载: 194

查看: 1037

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器　　9.1.1 由系统功能描述时序关系　　9.1.2 流程图的设计　　9.1.3 系统功能描述　　

基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器　　9.1.1 由系统功能描述时序关系　　9.1.2 流程图的设计　　9.1.3 系统功能描述　　9.1.4 逻辑框图　　9.1.5 延时模块的详细描述及仿真　　9.1.6 功能模块Verilog-HDL描述的模块化方法　　9.1.7 输入检测模块的详细描述及仿真　　9.1.8 计 ...

https://www.eeworm.com/dl/663/197552.html

下载: 137

查看: 1254

VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制　　9.7.1 步进电机驱动的逻辑符号　　9.7.2 步进电机驱动的时序图　　9.7.3 步进电机驱动的逻辑框图

基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制　　9.7.1 步进电机驱动的逻辑符号　　9.7.2 步进电机驱动的时序图　　9.7.3 步进电机驱动的逻辑框图　　9.7.4 计数模块的设计与实现　　9.7.5 译码模块的设计与实现　　9.7.6 步进电机驱动的Verilog-HDL描述　　　9.7.7 编译指令-"宏替换`define"的使用 ...

https://www.eeworm.com/dl/663/197561.html

下载: 158

查看: 1198

单片机开发  U盘文件读写模块, 连接方式: 软件模拟SPI时序+查询, MCS-51单片机C语言示例程序

U盘文件读写模块, 连接方式: 软件模拟SPI时序+查询, MCS-51单片机C语言示例程序

https://www.eeworm.com/dl/648/198030.html

下载: 68

查看: 1079

压缩解压  U盘文件读写模块, 连接方式: 软件模拟SPI时序+查询

U盘文件读写模块, 连接方式: 软件模拟SPI时序+查询

https://www.eeworm.com/dl/617/198032.html

下载: 88

查看: 1113

搜索结果

按分类筛选