搜索结果
找到约 15,382 项符合
时域时钟 的查询结果
按分类筛选
汇编语言 用51单片机设计的时钟电路（毕业论文） AT89C51 LED数码管 实现年月日时分秒电子时钟
用51单片机设计的时钟电路（毕业论文） AT89C51 LED数码管 实现年月日时分秒电子时钟
汇编语言 按照音符来设定频率和8253定时/计数器的延时时间。8253的CLK0接1MHz时钟
按照音符来设定频率和8253定时/计数器的延时时间。8253的CLK0接1MHz时钟，GATE0接＋5V，OUT0接8255的PA0,J1接喇叭，编程使计算机的数字键1、2、3、4、5、6、7作为电子琴按键，按下即发出相应的音阶。
要求：
(1)层以8255接八个开关K1~K8，做电子琴按键输入。
(2) 以8253控制扬声器，拨动不同的开关，发出相应的音阶。 ...
VHDL/FPGA/Verilog 两个按键控制校时的VHDL时钟源码
两个按键控制校时的VHDL时钟源码，带定时闹钟和日历功能
matlab例程 时频域信号分析工具箱
时频域信号分析工具箱，刚从网上下的！挺不错的
VHDL/FPGA/Verilog FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输
FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输，已验证，直接可用
VHDL/FPGA/Verilog alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输
alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM
实现高速到低速时钟域的数据传输 ，值得学习。
汇编语言 高精度日历时钟芯片PCF8563*年、月、日、星期、时、分、秒的BCD码输入/输出；
高精度日历时钟芯片PCF8563*年、月、日、星期、时、分、秒的BCD码输入/输出；
VHDL/FPGA/Verilog 电子时钟 EDA 基本要求： 24小时计数显示； 具有校时功能（时
电子时钟 EDA
基本要求：
24小时计数显示；
具有校时功能（时，分）
附加要求
1、秒表功能（复位，计时
微处理器开发 多时钟域下同步逻辑的RTL代码（包括数据同步器和控制信号万能同步器）
多时钟域下同步逻辑的RTL代码（包括数据同步器和控制信号万能同步器）
通讯/手机编程 单用户多载波时频域联合cdma扩频的仿真
单用户多载波时频域联合cdma扩频的仿真，使用类编程。包含发送，信道，接收3个类。有联合扩频，调制，FFT变换，高斯信道和瑞利，解调，解扩，统计误码率等功能，减小仿真点数可使程序运行更快。