搜索结果
找到约 25,487 项符合
文件锁 的查询结果
按分类筛选
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF ...
电子书籍 数字锁相环DPLL源程序
数字锁相环DPLL源程序，用cpld编写，展开后文件比较多，大家请耐心使用。谢谢，多多支持
VHDL/FPGA/Verilog verilog实现锁存器
verilog实现锁存器，共有四个文件，包含测试文件
单片机开发 pll锁向环控制程序
pll锁向环控制程序，让你进入无线控制领域，采用ts9256作例子，有工程文件直接用keil c打开。
VC书籍 01引论 02进程的描述 03进程的控制 04进程的同步 05经典同步问题与管程 06进程的通信 07线程与编程 08处理机调度 09实时调度 10处理机死锁 11死锁+多处理机
01引论
02进程的描述
03进程的控制
04进程的同步
05经典同步问题与管程
06进程的通信
07线程与编程
08处理机调度
09实时调度
10处理机死锁
11死锁+多处理机
12程序装入与内存连续分配
13连续分配与分页管理
14分页与分段内存管理
15虚拟存储和请求分页
16页面置换算法
17页面置换与请求分段
18I-O系统
19缓冲管理与设备分配 ...
其他 学会对文件的记录锁定
学会对文件的记录锁定，及解锁。#include <stdio.h>
#include <unistd.h>
#include <fcntl.h>
int main()
{
int fd
int i
struct {
char name[20]
uint ID
int age
} myrec
fd =open("name", O_RDWR|O_CREAT, 0755)
if (fd == -1) return -1
printf("Input your name:") scanf("％s", myrec.name)
...
VHDL/FPGA/Verilog ＦＰＧＡ实现全数字锁相环
ＦＰＧＡ实现全数字锁相环，利用硬件描述评议verilog HDL，顶层文件ＤＰＬＬ．Ｖ
VHDL/FPGA/Verilog 一个初步的数字锁相环程序
一个初步的数字锁相环程序，没有测试文件，应该可以运行。