搜索结果
找到约 3,714 项符合
数码钟 的查询结果
按分类筛选
单片机开发 基于AT89S52的自动报时数字闹钟. 该数字钟具有整点报时和闹钟功能
基于AT89S52的自动报时数字闹钟.
该数字钟具有整点报时和闹钟功能，时间显示为 时.分.秒，以12小时制显示。可通过按键调整时间的小时位和分钟位，整点和闹钟均以闪烁方式报时。
程序分为以下模块：数码管显示模块，控制显示模块，定时器T0中断处理模块，定时器T1中断处理模块，键盘扫描模块，键盘处理模块，延时模块和整点 ...
压缩解压 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输 ...
单片机开发 关于我的数字钟的设计,设计一个24小时的数字闹钟
关于我的数字钟的设计,设计一个24小时的数字闹钟，该数字闹钟的面板如图9.1所示,它包括以下几个组成部分：(1)显示屏，由7个七段数码管组成，其中6个用于显示当前时间(时：分：秒)或设置的闹钟时间，而另一个则用于显示系统内部产生的周期性循环变化的待选预置数字； (2)YES（确认）键：用于输入新的时间或新的闹钟时间时， ...
VHDL/FPGA/Verilog 用ＶＨＤＬ来模拟实现钟最终实现数字电子钟的设计
用ＶＨＤＬ来模拟实现钟最终实现数字电子钟的设计，其中要用７段数码管
汇编语言 数字钟在日常生活中最常见
数字钟在日常生活中最常见，应用也最广泛。本文主要就是设计一款数字电子时钟钟，以AT89C51单片机为核心，四位一体共阴数码管显示模块、轻触开关做功能设计等功能模块。本数字电子时钟采用24小时制方式显示时间和星期，及年月日显示等功能，同时还具有闹钟，定时，秒表的功能。
文章的核心主要从硬件设计和软件编程两个大的 ...
VHDL/FPGA/Verilog 利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能
利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s
其他数据库 可以用4*4矩阵键盘调整的数字钟
可以用4*4矩阵键盘调整的数字钟，通过动态扫描显示在四位数码管上。