搜索结果
找到约 3,714 项符合
数码钟 的查询结果
按分类筛选
VHDL/FPGA/Verilog 数字钟 六位数码管显示
数字钟 六位数码管显示，有清零端，采用分层设计方式编写
单片机开发 8个数码管显示时钟程序,LED数字钟,流水灯程序,红外遥控,键控看门狗程序
8个数码管显示时钟程序,LED数字钟,流水灯程序,红外遥控,键控看门狗程序
汇编语言 适合初学者的用汇编语言写的基于1302的数码管数字钟的设计
适合初学者的用汇编语言写的基于1302的数码管数字钟的设计
单片机开发 用74HC595驱动数码管显示的数字钟设计
用74HC595驱动数码管显示的数字钟设计
嵌入式/单片机编程 采用DS1302的数码管数字钟
采用DS1302的数码管数字钟，简单实用（程序标注详细）
模拟电子 数字钟实验电路的设计与仿真
基于Multisim 10 软件对数字钟电路进行设计和仿真。采用555定时器产生秒时钟信号，用时钟信号驱动计数电路进行计数，将计数结果进行译码，最终在LED数码管上以数字的形式显示时、分、秒时间。
可编程逻辑 基于CPLD的VHDL语言数字钟(含秒表)设计
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。
本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VH ...
VHDL/FPGA/Verilog 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚
VHDL/FPGA/Verilog 基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&#8226 测试&#8226 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手 ...
系统设计方案 设计一个能显示时、分、秒的简易数字钟,具有时间调整功能
设计一个能显示时、分、秒的简易数字钟,具有时间调整功能，利用GW48－PK2系统上的数码管显示时间，调整时间用的按键也使用GW48－PK2系统上的按键。