搜索结果
找到约 28,634 项符合
数码管显示数字 的查询结果
按分类筛选
- 全部分类
- 单片机开发 (113)
- VIP专区 (41)
- 技术资料 (33)
- 单片机编程 (27)
- VHDL/FPGA/Verilog (25)
- 汇编语言 (16)
- 其他 (8)
- 其他嵌入式/单片机内容 (7)
- 嵌入式/单片机编程 (6)
- 系统设计方案 (5)
- 学术论文 (3)
- 可编程逻辑 (3)
- 微处理器开发 (3)
- Windows CE (3)
- 文件格式 (3)
- 源码 (3)
- 设计相关 (2)
- 教程资料 (2)
- C/C++语言编程 (2)
- 文章/文档 (2)
- 软件设计/软件工程 (2)
- 其他书籍 (2)
- 手册 (2)
- 技术教程 (1)
- 教程资料 (1)
- 教程资料 (1)
- 模拟电子 (1)
- 开发工具 (1)
- 实用工具 (1)
- 接口技术 (1)
- 并行计算 (1)
- 压缩解压 (1)
- 编译器/解释器 (1)
- 串口编程 (1)
- 驱动编程 (1)
- 其他数据库 (1)
- JavaScript (1)
- 书籍源码 (1)
- 单片机相关 (1)
- 单片机 (1)
- 其他 (1)
VHDL/FPGA/Verilog 数字计时器
数字计时器，使用VHDL语言编写，使用数码管显示，精确到ms
系统设计方案 编程使小键盘的数字键1
编程使小键盘的数字键1，2，3，4，5，6，7作为电子琴按键，输入对应的七个音阶，通过实验箱的喇叭发出声音，并通过七段数码管显示输入音阶；若小键盘输入“R”则返回DOS，结束程序。
VHDL/FPGA/Verilog 简易数字频率计
简易数字频率计，数码管显示，VHDL语言
其他 数字时控器 题目要求： 1、 在定时范围1分钟内
数字时控器
题目要求：
1、 在定时范围1分钟内，用开关设置两个任意时刻t1和t2，到t1时能够自动启动某一过程，t2时停止该过程.
2、 定时精度1s
3、 时间由数码管显示.
4、要求计数器具有异步清零功能，计数控制功能
VHDL/FPGA/Verilog 基于Verilog的数码管模拟扫描程序
基于Verilog的数码管模拟扫描程序，分为两种显示方式，一种是数码管逐个显示，另一个是所有数码管一起显示。
单片机开发 基于AT89S52的自动报时数字闹钟. 该数字钟具有整点报时和闹钟功能
基于AT89S52的自动报时数字闹钟.
该数字钟具有整点报时和闹钟功能，时间显示为 时.分.秒，以12小时制显示。可通过按键调整时间的小时位和分钟位，整点和闹钟均以闪烁方式报时。
程序分为以下模块：数码管显示模块，控制显示模块，定时器T0中断处理模块，定时器T1中断处理模块，键盘扫描模块，键盘处理模块，延时模块和整点 ...
微处理器开发 ARM 开发板对I/O 编程,在数码管上
ARM 开发板对I/O 编程,在数码管上，显示的键盘输入的键值
系统设计方案 本设计实际上是将被测模拟量转换为数字量
本设计实际上是将被测模拟量转换为数字量，并进行实时数字显示，主要由以下几部分构成：量程转换电路、AC-DC转换电路、3位半A/D转换单元电路、基准电源单元电路、译码驱动单元以及数码管显示单元。其中A/D转换器选用三位半MC14433，基准电源选用MC1403，译码驱动器则MC14511，另加四个共阴极LED发光数码管。 ...
编译器/解释器 7段数码是纯组合电路
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号 ...
VHDL/FPGA/Verilog 采用Verilog HDL语言编写的数字频率计
采用Verilog HDL语言编写的数字频率计，被测波形分别为方波、三角波和正弦波；采用6个数码管显示结果，三档量程可调，工程价值很高，