搜索：数码相框 - 虫虫下载站

教程资料  应用VHDL技术设计嵌入式全数字锁相环路的方法

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。

https://www.eeworm.com/dl/fpga/doc/17765.html

下载: 73

查看: 1078

教程资料  CPLD VHDL 数码管程序

CPLD VHDL 数码管程序流水灯程序时钟程序CPLD VHDL 数码管程序流水灯程序时钟程序

https://www.eeworm.com/dl/Protel/doc/17771.html

下载: 23

查看: 1124

教程资料  基于FPGA的全数字锁相环设计

基于FPGA的全数字锁相环设计,内有设计过程和设计思想

https://www.eeworm.com/dl/fpga/doc/17864.html

下载: 66

查看: 1072

教程资料  verilog编写基于fpga的鉴相器模块

verilog编写基于fpga的鉴相器模块

https://www.eeworm.com/dl/fpga/doc/18078.html

下载: 152

查看: 2444

教程资料  基于FPGA设计数字锁相环

基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

https://www.eeworm.com/dl/fpga/doc/18093.html

下载: 85

查看: 1059

教程资料  高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题

针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 k ...

https://www.eeworm.com/dl/fpga/doc/18237.html

下载: 58

查看: 1116

教程资料  关于数字锁相环的一点东西

关于数字锁相环的一点东西,可以下来看看\r\n

https://www.eeworm.com/dl/fpga/doc/18354.html

下载: 127

查看: 1062

教程资料  Verilog实现的DDS正弦信号发生器和测频测相模块

Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。

https://www.eeworm.com/dl/fpga/doc/18425.html

下载: 52

查看: 1147

教程资料  用CPLD控制LED、数码管的显示源代码

工作原理：\r\n 脉冲输入，记录30个脉冲的间隔时间（总时间），LED显示出来，牵涉到数码管的轮流点亮，以及LED的码。输入端口一定要用个\r\n74LS14整一下，图上没有。数码管使用共阴数码管。MAXPLUS编译。\r\n测试时将光电门的信号端一块连接到J2口的第三管脚，同时第一管脚为地，应该与光电门的地连接（共地）。\r\n开始测 ...

https://www.eeworm.com/dl/Protel/doc/18753.html

下载: 121

查看: 1092

教程资料  运用PTOTEUS仿真74595对6个LED数码管的驱动显示

运用PTOTEUS仿真74595对6个LED数码管的驱动显示，了解串口的数据传送模式。

https://www.eeworm.com/dl/proteus/doc/19080.html

下载: 83

查看: 1332

搜索结果

按分类筛选