搜索：数字锁 - 虫虫下载站

系统设计方案  低相噪、低杂波数字锁相环路滤波器的设计,caj格式

低相噪、低杂波数字锁相环路滤波器的设计,caj格式，下载前请安装相应阅读器

https://www.eeworm.com/dl/678/388019.html

下载: 175

查看: 1071

系统设计方案  数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值

数字鉴相器,数字锁相环频率合成系统FPGA的实现,很有借鉴价值

https://www.eeworm.com/dl/678/389109.html

下载: 122

查看: 1178

VHDL/FPGA/Verilog 基于FPGA实现的一种新型数字锁相环

基于FPGA实现的一种新型数字锁相环

https://www.eeworm.com/dl/663/391299.html

下载: 126

查看: 1085

VHDL/FPGA/Verilog 使用VHDL语言进行数字锁相环的设计

使用VHDL语言进行数字锁相环的设计，pdf格式，可以打开

https://www.eeworm.com/dl/663/399386.html

下载: 65

查看: 1053

VHDL/FPGA/Verilog 使用VHDL语言进行设计DPLL（数字锁相环）的相关文件

使用VHDL语言进行设计DPLL（数字锁相环）的相关文件

https://www.eeworm.com/dl/663/399387.html

下载: 83

查看: 1059

其他书籍  一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计

一种可编程的全数字锁相环的丝线,可以用来做一个小的课程设计

https://www.eeworm.com/dl/542/399389.html

下载: 119

查看: 1082

VHDL/FPGA/Verilog 全数字锁相环电路的研制

全数字锁相环电路的研制，使用的是VHDL语言

https://www.eeworm.com/dl/663/399393.html

下载: 64

查看: 1040

VHDL/FPGA/Verilog 使用VHDL语言进行的数字锁相环的设计

使用VHDL语言进行的数字锁相环的设计，里面有相关的文件，可以使用MUX+PLUS打开

https://www.eeworm.com/dl/663/399395.html

下载: 21

查看: 1046

VHDL/FPGA/Verilog 基于FPGA的全数字锁相环设计,内有设计过程和设计思想

基于FPGA的全数字锁相环设计,内有设计过程和设计思想

https://www.eeworm.com/dl/663/403231.html

下载: 25

查看: 1067

通讯/手机编程  关于数字锁相环方面的代码,觉得还可以

关于数字锁相环方面的代码,觉得还可以，或许对大家有用

https://www.eeworm.com/dl/527/412541.html

下载: 23