搜索结果
找到约 52,878 项符合
数字钟设计 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (30)
- VIP专区 (25)
- 单片机开发 (23)
- 汇编语言 (14)
- 可编程逻辑 (12)
- 技术资料 (12)
- 单片机编程 (10)
- 教程资料 (9)
- 软件设计/软件工程 (8)
- 其他 (8)
- 系统设计方案 (7)
- 模拟电子 (5)
- 其他书籍 (4)
- 嵌入式/单片机编程 (4)
- 其他文档 (2)
- 教程资料 (2)
- 文章/文档 (2)
- 电子书籍 (2)
- 学术论文 (1)
- 技术书籍 (1)
- PCB相关 (1)
- DSP编程 (1)
- 压缩解压 (1)
- 文件格式 (1)
- 教育系统应用 (1)
- 电子技术 (1)
- 单片机相关 (1)
- 论文 (1)
- 其他 (1)
- 源码 (1)
其他 此次设计与制做数字钟就是为了了解数字钟的原理
此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. ...
VHDL/FPGA/Verilog 用高速硬件语言VHDL设计的全功能数字钟
用高速硬件语言VHDL设计的全功能数字钟，经测试运行稳定
VHDL/FPGA/Verilog 数字钟的设计
数字钟的设计，有时，分，秒，置数等功能。
VHDL/FPGA/Verilog VHDL语言设计的数字钟 具有时分秒三段显示
VHDL语言设计的数字钟 具有时分秒三段显示
其他 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现 ...
VHDL/FPGA/Verilog 采用nios2的嵌入式数字钟的设计与实现
采用nios2的嵌入式数字钟的设计与实现，首先使用quartus2中的sopc builder设计CPU内核，然后在nios2中庸C语言来实现数字钟的功能
汇编语言 电子课程设计数字钟的源代码
电子课程设计数字钟的源代码，已在试验箱上实现，定义了管脚。可以调整时间
汇编语言 适合初学者的用汇编语言写的基于1302的数码管数字钟的设计
适合初学者的用汇编语言写的基于1302的数码管数字钟的设计
单片机开发 毕业设计 QQ 64134703 13720363121 基于51单片机的电子万年历 ,带数字钟功能.proteus 仿真+程序+完整论文. 更多免费毕业设计 www.rmlcd.cn
毕业设计 QQ 64134703 13720363121
基于51单片机的电子万年历 ,带数字钟功能.proteus 仿真+程序+完整论文.
更多免费毕业设计 www.rmlcd.cn