欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
数字钟的设计
数字钟的设计
VHDL/FPGA/Verilog
53 K
196 次下载
2017-01-13
资源详细信息
文件格式
RAR
文件大小
53 K
资源分类
VHDL/FPGA/Verilog
上传者
a1102882595
发布时间
2017-01-13 20:26
下载统计
196
次
所需积分
2 积分
数字钟的设计 - 资源详细说明
数字钟的设计,有时,分,秒,置数等功能。
数字钟的设计 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
vhdl.doc
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 数字钟的设计
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#数字钟
#时钟设计
#电子设计
相关VHDL/FPGA/Verilog资源推荐
1
数字钟
的设计
数字钟的设计,方框图...
2015-12-17
91 次
1058 浏览
2
数字钟
的设计
数字钟的设计,有时,分,秒,置数等功能。...
2017-01-13
196 次
1039 浏览
3
数字钟
设计
基于FPGA设计的数字钟的设计文档和部分源程序...
2024-01-10
5 次
2358 浏览
4
数字钟
设计
数字钟设计,有分秒显示,上下午显示,可下载到FPGA板子上进行数字显示哦...
2014-01-16
52 次
1051 浏览
5
数字钟
设计
(1.开机时,显示12:00:00的时间开始计时; (2.P0.0/AD0控制“秒”的调整,每按一次加1秒; (3.P0.1/AD1控制“分”的调整,每按一次加1分; (4.P0.2/AD2控制...
2025-03-23
1 次
9608 浏览
6
数字钟
设计
基于555定时器和74LS160芯片实现的数字钟设计,可直接用于电子课程实践或小型项目开发。支持24小时制显示,具备校时功能,适用于教学与实际应用场景。...
2026-02-26
2 次
94 浏览
7
数字钟
设计
一套完整的数字钟设计资料,涵盖电路原理、代码实现与硬件配置方案。适合电子工程与嵌入式开发人员参考使用。...
2026-03-15
2 次
71 浏览
8
FPGA
数字钟
的设计
FPGA数字钟的设计,用VHDL语言编程,max+plus仿真,可在实际电路中验证...
2013-09-02
199 次
1094 浏览
9
数字闹钟的设计
数字闹钟的设计...
2013-11-01
150 次
1088 浏览
10
VHDL设计的
数字钟
数字钟,VHDL设计,希望对大家学习有用!...
2024-04-18
4 次
6090 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源