搜索：数字钟设计 - 虫虫下载站

软件设计/软件工程  基于vhdl的数字钟有闹钟,秒表,时钟,日期等功能秒表可以开始,暂停,清零, 时钟可以设置时间, 还可以设置日期

基于vhdl的数字钟有闹钟,秒表,时钟,日期等功能秒表可以开始,暂停,清零, 时钟可以设置时间, 还可以设置日期

https://www.eeworm.com/dl/684/263013.html

下载: 173

查看: 1237

其他  功能更加完善的基于vhdl的数字时钟设计有秒表

功能更加完善的基于vhdl的数字时钟设计有秒表，时钟，时期，闹钟的功能和整点报时，时间调整，日期调整，闹钟的设定、、、、、、、秒表有开始，暂停，清零等功能，且只有在暂停的情况下才能清零。

https://www.eeworm.com/dl/534/264936.html

下载: 194

查看: 1029

汇编语言  89c51的数字钟程序

89c51的数字钟程序，在keil里边一。当弹道弹道弹道弹道导弹

https://www.eeworm.com/dl/644/265933.html

下载: 142

查看: 1024

单片机开发  用51单片机实现数字钟利用数码管、I/O口实现数字钟的计数功能

用51单片机实现数字钟利用数码管、I/O口实现数字钟的计数功能，并显示在数码管上

https://www.eeworm.com/dl/648/271093.html

下载: 125

查看: 1054

单片机开发  程序简洁的单片机6位数字钟

程序简洁的单片机6位数字钟，程序简洁的单片机6位数字钟。

https://www.eeworm.com/dl/648/271714.html

下载: 111

查看: 1025

VHDL/FPGA/Verilog 电子锁的vhdl实现（pld数字系统设计上）

电子锁的vhdl实现（pld数字系统设计上）

https://www.eeworm.com/dl/663/273795.html

下载: 80

查看: 1039

VHDL/FPGA/Verilog 采用Verilog HDL语言编写的多功能数字钟

采用Verilog HDL语言编写的多功能数字钟，包括四个功能：时间显示与设置、秒表、闹钟、日期显示与设置，源代码对FPGA和CPLD学习者价值很高，

https://www.eeworm.com/dl/663/273956.html

下载: 108

查看: 1070

单片机开发  32*32点阵屏实现的模拟显示的数字钟

32*32点阵屏实现的模拟显示的数字钟，用mega16控制，1024个点显示数字表盘。

https://www.eeworm.com/dl/648/276612.html

下载: 200

查看: 1071

单片机开发  一个单片机的数字钟程序（注释清晰）

一个单片机的数字钟程序（注释清晰），包含报时、更改时间以及报时时间的功能。

https://www.eeworm.com/dl/648/276659.html

下载: 67

查看: 1077

VHDL/FPGA/Verilog 用maxplus仿真　编译通过的．数字闹钟设计

用maxplus仿真　编译通过的．数字闹钟设计，自己定时，到点报警．

https://www.eeworm.com/dl/663/281096.html

下载: 182

查看: 1056

搜索结果

按分类筛选