搜索结果
找到约 21,256 项符合
数字电路钟 的查询结果
按分类筛选
单片机开发 单片机数字钟-LCD1602显示 带四键时钟 按键对应关系： key1 —— 减 key2 —— 加 key3 —— 设定 key4 —— 确定
单片机数字钟-LCD1602显示 带四键时钟 按键对应关系：
key1 —— 减
key2 —— 加
key3 —— 设定
key4 —— 确定
VHDL/FPGA/Verilog 数字钟的程序
数字钟的程序，功能说明如下所示：
1.完成秒／分／时的依次显示并正确计数；
2.秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位；
3.定时闹钟：实现整点报时，通过语音设备来实现具体的报时；
4.时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整
5.可以选择使用12进制计时或者24 ...
单片机开发 基于51单片机设计的用1602 显示数字钟 频率计 歌曲
基于51单片机设计的用1602 显示数字钟 频率计 歌曲
嵌入式/单片机编程 用3310显示温度与数字钟
用3310显示温度与数字钟，并用51单片机控制显示
嵌入式/单片机编程 利用51单片机设计数字钟
利用51单片机设计数字钟，具有调时，调分，闹钟，秒表等功能
VHDL/FPGA/Verilog 该程序实现一个数字钟
该程序实现一个数字钟，带调整时间功能，在调整时间时，对应的位置闪烁显示。
CLR 为清零端，该键为‘1’时，时钟显示”000000“；
EN 计数使能端，该键为‘1’时，时钟停止；
MODE 模式选择按钮，在4种模式下循环：正常-小时调整-分调整-秒调整。
INC 调整时间按钮，该键为‘1’时，对应位置加1； ...
VHDL/FPGA/Verilog 利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能
利用VHDL语言设计的数字钟,能进行正常的时、分、秒计时功能，分别由6个数码管显示24h、60min、60s
VHDL/FPGA/Verilog 实用VHDL教程,书中内容包括:了解数字集成电路的结构特点 掌握常用EDA工具的基本使用方法 掌握VHDL的基本语法和主要编程要点 掌握常用数字单元电路的VHDL设计 了解数字集成系统的基本设
实用VHDL教程,书中内容包括:了解数字集成电路的结构特点
掌握常用EDA工具的基本使用方法
掌握VHDL的基本语法和主要编程要点
掌握常用数字单元电路的VHDL设计
了解数字集成系统的基本设计方法
VHDL/FPGA/Verilog VHDL写的数字钟
VHDL写的数字钟，功能很全