搜索：异步时序

找到约 3,953 项符合「异步时序」的查询结果

结果 3,953
热门搜索： STM32 FPGA PCB设计 电路图 51单片机 嵌入式 Arduino MATLAB Verilog Python
相关度 上传时间 下载量 查看数
共 3,953 条结果
按分类筛选
显示更多分类
https://www.eeworm.com/dl/837243.html 技术资料

SPI总线协议及SPI时序图详解含实例

SPI总线协议及SPI时序图详解SPI，是英语Serial Peripheral Interface的缩写，顾名思义就是串行外围设备接口。SPl，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集 ...
下载 7
·
查看 1434
https://www.eeworm.com/dl/866374.html 技术资料

24C02中IIc信号(ACK)时序图

24C02中IIC总线的应答信号(ACK)时序图分析，新手必备
下载 9
·
查看 5048
https://www.eeworm.com/dl/896792.html 技术资料

完美时序－时钟产生和分发设计指南(推荐).rar

完美时序－时钟产生和分发设计指南 感觉不错的数字设计方面的时钟设计
下载 8
·
查看 5366
https://www.eeworm.com/dl/904072.html 技术资料

时序算法在销售预测中的应用研究

在金融市场、信息网络以及电子商务等领域中积累了大量时间序列数据，对这些数据进行深层次的分析，是数据挖掘研究中的重要方向之一。Microsoft 时序算法是一个新的预测算法，使用Microsoft 时序
下载 10
·
查看 5501
https://www.eeworm.com/dl/927552.html 技术资料

同步时序机快速状态加全模拟算法研究

同步时序机状态加全模拟是同步时序机反设计的关键步骤。因时序机状态出现的频率不同，模拟分析的时间不等，有的太长，难以满足要求。本文在长期实践基础上提出了一种同步时序状态加全模拟的路径驱动算法，可以使状态 ...
下载 7
·
查看 4602
https://www.eeworm.com/dl/927665.html 技术资料

Yahalom协议及其变体的时序缺陷分析与改进

研究Yahalom协议及其变体，发现该系列协议存在的时序缺陷，给出一种利用此缺陷攻击Yahalom协议及其变体的方法。尽管Yahalom协议历经几次修改，且被证明不存在密钥泄露问题，但Yahalom协
下载 7
·
查看 7265
https://www.eeworm.com/dl/930498.html 技术资料

DS80C320存储器接口时序

Dallas Semiconductor’s DS80C320 processor providesextensive new application opportunities due to
下载 3
·
查看 4761
https://www.eeworm.com/dl/663/198122.html VHDL/FPGA/Verilog

网上流传的usb_blaster原理图里的CPLD源码,主要是实现usb时序转换成JATG时序输出！

网上流传的usb_blaster原理图里的CPLD源码,主要是实现usb时序转换成JATG时序输出！
下载 124
·
查看 1124
https://www.eeworm.com/dl/663/214204.html VHDL/FPGA/Verilog

异步通信串行口设计实例 做异步串行通信的可以用来参考一下

异步通信串行口设计实例 做异步串行通信的可以用来参考一下
下载 26
·
查看 1098
https://www.eeworm.com/dl/531/280368.html 操作系统开发

异步FIFO模块： module asynfifo(rst,iclk,oclk,din,wren,rden,dout,full,empty) 异步FIFO的tenchbench： module

异步FIFO模块： module asynfifo(rst,iclk,oclk,din,wren,rden,dout,full,empty) 异步FIFO的tenchbench： module tb_asynfifo
下载 126
·
查看 1143