搜索结果

找到约 4,490 项符合 开环增益 的查询结果

系统设计方案 太原理工大学硕 士 学 位 论 文 摘 要 网络缓存(Web Caching)把经常访问的网络对象在访问开 销较少的网络节点上存一个副本

太原理工大学硕 士 学 位 论 文 摘 要 网络缓存(Web Caching)把经常访问的网络对象在访问开 销较少的网络节点上存一个副本,当用户再次访问这些对象时, 可以直接从这个开销较少的网络节点上得到满足。从而在有限 的带宽内,达到缩短用户等待时间、提高网络性能和网络可扩 展性的目的,对于提高Internet 访问效率具有重要 ...
https://www.eeworm.com/dl/678/129663.html
下载: 52
查看: 1048

Java书籍 JAVA CARD 开发包

JAVA CARD 开发包,对于 java card开发的 初学者来说,很有用;下再回去好好研究一下 和j2sdk1.4.2_06配合用
https://www.eeworm.com/dl/656/130304.html
下载: 185
查看: 1043

Java书籍 这是STRUTS1.2。6的开发包。。这是我从芝APACHE网站下下来

这是STRUTS1.2。6的开发包。。这是我从芝APACHE网站下下来
https://www.eeworm.com/dl/656/130577.html
下载: 59
查看: 1056

Java书籍 PDF格式的JDBC3.0开发文档

PDF格式的JDBC3.0开发文档,有助于对JDBC的学习和开发
https://www.eeworm.com/dl/656/131024.html
下载: 30
查看: 1059

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF
https://www.eeworm.com/dl/663/131276.html
下载: 199
查看: 1281

数据结构 单循环存储结构实现约瑟夫环,n个人从1到n编码,然后围坐一圈,每人持有一密码

单循环存储结构实现约瑟夫环,n个人从1到n编码,然后围坐一圈,每人持有一密码
https://www.eeworm.com/dl/654/131566.html
下载: 114
查看: 1054

微处理器开发 三星ARM9芯片s3c2440的wince4.2BSP开发包

三星ARM9芯片s3c2440的wince4.2BSP开发包
https://www.eeworm.com/dl/655/132062.html
下载: 63
查看: 1074

VHDL/FPGA/Verilog 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench

用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
https://www.eeworm.com/dl/663/132718.html
下载: 57
查看: 1199

网络 LINUX平台下扫描开了匿名FTP服务的主机主机.

LINUX平台下扫描开了匿名FTP服务的主机主机.
https://www.eeworm.com/dl/635/132842.html
下载: 94
查看: 1037

人工智能/神经网络 C4.5算法进行决策树生成 以信息增益最大的属性作为分类属性

C4.5算法进行决策树生成 以信息增益最大的属性作为分类属性,生成决策树,从而得出决策规则。
https://www.eeworm.com/dl/650/132901.html
下载: 47
查看: 1094