搜索：废墨清零
找到约 235 项符合「废墨清零」的查询结果
结果 235
按分类筛选
- 全部
- 技术资料 (75)
- VHDL/FPGA/Verilog (31)
- 单片机开发 (30)
- 单片机编程 (19)
- 汇编语言 (13)
- 其他 (11)
- Java编程 (5)
- 文章/文档 (4)
- 源码 (3)
- 系统设计方案 (3)
- 应用设计 (2)
- PCB相关 (2)
- 其他书籍 (2)
- 压缩解压 (2)
- *行业应用 (2)
- 嵌入式/单片机编程 (2)
- 软件设计/软件工程 (2)
- VIP专区 (2)
- 软件 (1)
- 书籍 (1)
- 论文 (1)
- C/C++语言编程 (1)
- VHDL/Verilog/EDA源码 (1)
- 电源技术 (1)
- 数值算法/人工智能 (1)
- 驱动程序 (1)
- 书籍源码 (1)
- 技术教程 (1)
- 单片机 (1)
- 模拟电子 (1)
- 可编程逻辑 (1)
- 驱动编程 (1)
- 编辑器/阅读器 (1)
- 编译器/解释器 (1)
- 多国语言处理 (1)
- 文件格式 (1)
- USB编程 (1)
- 其他数据库 (1)
- 数据结构 (1)
- FlashMX/Flex源码 (1)
- 其他嵌入式/单片机内容 (1)
- 邮电通讯系统 (1)
- 人物传记/成功经验 (1)
https://www.eeworm.com/dl/678/427762.html
系统设计方案
基于FPGS的数字秒表设计文件 含有计时
基于FPGS的数字秒表设计文件
含有计时，停止，复位，清零功能
https://www.eeworm.com/dl/534/442805.html
其他
60进制加法计数器设计时主要采用数电知识
60进制加法计数器设计时主要采用数电知识，采用清零法和反馈置数法进行电路设计。用两片74161，采用反馈清零法进行电路设计，此时相当于设计两个加法计数器，左边的是高位片，此时的高位片在电路中相当于是一片六进制的加法计数器，逢六进清零，右边的是低位片，相当于一个十进制的加法计数器，逢十清 ...
https://www.eeworm.com/dl/663/367964.html
VHDL/FPGA/Verilog
带LDN的的同步的预置数端子
带LDN的的同步的预置数端子，并且带CLR的异步清零端
https://www.eeworm.com/dl/534/264936.html
其他
功能更加完善的基于vhdl的数字时钟设计 有秒表
功能更加完善的基于vhdl的数字时钟设计
有秒表，时钟，时期，闹钟的功能和整点报时，时间调整，日期调整，闹钟的设定
、、、、、、、
秒表有开始，暂停，清零等功能，且只有在暂停的情况下才能清零。