搜索结果
找到约 2,670 项符合
布尔逻辑 的查询结果
技术资料 Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码
Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码 //本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在//PC机上安装一个串口调试工具来验证程序的功能。//程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控//制器，10个bit是1位起始位，8个数据位，1个结束//位。串口的波特律 ...
技术资料 基于Matlab的组合逻辑电路设计与仿真
该文档为基于Matlab的组合逻辑电路设计与仿真教程文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
技术资料 基于Actel FPGA的1394总线控制节点逻辑设计与验证
该文档为基于Actel FPGA的1394总线控制节点逻辑设计与验证讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
技术资料 MATLAB的数字逻辑电路Simulink仿真
该文档为MATLAB的数字逻辑电路Simulink仿真讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
技术资料 门电路和组合逻辑电路
门电路和组合逻辑电路，有需要的可以参考！
技术资料 一种类似于示波器的波形测试设备的逻辑分析仪
一种类似于示波器的波形测试设备的逻辑分析仪,适合感兴趣的学习者学习.
技术资料 Altera(Intel)_MAX10_10M02SCU169开发板资料硬件参考设计+逻辑例程
Altera(Intel)_MAX10_10M02SCU169开发板资料硬件参考设计+逻辑例程.QM_MAX10_10M02SCU169开发板主要特征参数如下所示： 主控CPLD：10M02SCU169C8G； 主控CPLD外部时钟源频率：50MHz； 10M02SCU169C8G芯片内部自带丰富的Block RAM资源； 10M02SCU169C8G芯片逻辑单元数为2K LE； QM_MAX10_10M02SCU169开发板板载Sil ...
技术资料 Altera(Intel)_Cyclone10_10CL006开发板资料硬件参考设计+逻辑例程
Altera(Intel)_Cyclone10_10CL006开发板资料硬件参考设计+逻辑例程。QM_Cyclone10_10CL006开发板主要特征参数如下所示： 主控FPGA：10CL006YU256C8G； 主控FPGA外部时钟源频率：50MHz； 10CL006YU256C8G芯片内部自带丰富的Block RAM资源； 10CL006YU256C8G芯片逻辑单元数为6K LE； QM_Cyclone10_10CL006开发板板 ...
技术资料 Altera(Intel)_Cyclone_IV_EP4CE15_开发板资料硬件参考设计+逻辑例程
Altera(Intel)_Cyclone_IV_EP4CE15_开发板资料硬件参考设计+逻辑例程Cyclone IV EP4CE15核心板主要特征参数如下所示：➢ 主控FPGA：EP4CE15F23C8N；➢ 主控FPGA外部时钟源频率：50MHz；➢ EP4CE15F23C8N芯片内部自带丰富的Block RAM资源；➢ EP4CE15F23C8N芯片逻辑单元数为15K LE；➢ Cyclone IV EP4CE15板载W25Q064 SPI Fl ...