搜索结果
找到约 8,562 项符合
小数分频 的查询结果
按分类筛选
VHDL/FPGA/Verilog 该模块为分频器
该模块为分频器，将1KHZ的时钟频率分频成每分钟一次的时钟频率
事实上，该源码可以实现任意整数的分频，主要让N的值设置好相应的数字
VHDL/FPGA/Verilog 利用VHDL语言描述的5分频器（改变程序中m1,m2值
利用VHDL语言描述的5分频器（改变程序中m1,m2值，可作为任意奇数分频器）
书籍源码 以C语言来实现DPSK（差分频移键控）的调制与解调
以C语言来实现DPSK（差分频移键控）的调制与解调
单片机开发 实用的任意时钟分频Verilog代码 可以任意分频的！
实用的任意时钟分频Verilog代码
可以任意分频的！
数学计算 基2分频与基于分裂基的fft的实现
基2分频与基于分裂基的fft的实现，特别是新型的倒序算法提高了程序的质量
VHDL/FPGA/Verilog 利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计
利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计
中间件编程 pll 的64倍频 锁相环技术用 实现倍频 从而达到对频率的分频
pll 的64倍频
锁相环技术用 实现倍频 从而达到对频率的分频
VHDL/FPGA/Verilog 1 8位加法器的设计 2 分频电路 3 数字秒表的设计
1 8位加法器的设计
2 分频电路
3 数字秒表的设计
VHDL/FPGA/Verilog 数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时
数控分频器的设计
数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。 ...
VHDL/FPGA/Verilog 奇数分频和倍频(只需修改参数就可以实现较难得基数分频和倍频)
奇数分频和倍频(只需修改参数就可以实现较难得基数分频和倍频)