搜索结果
找到约 1,842 项符合
完美时序 的查询结果
按分类筛选
其他嵌入式/单片机内容 alter fpga vga扫描时序源码,来源于红色飓风开发板.
alter fpga vga扫描时序源码,来源于红色飓风开发板.
*行业应用 pb90通用开发框架(最完美的),有需要的请联系:qq:147609856 手机:13225851127(短信联系)
pb90通用开发框架(最完美的),有需要的请联系:qq:147609856 手机:13225851127(短信联系)
通讯编程文档 c 语言完美演艺 语言完美演艺 语言完美演艺 语言完美演艺 语言完美演艺
c 语言完美演艺 语言完美演艺 语言完美演艺 语言完美演艺 语言完美演艺
其他行业 银行管理系统.有些不太完美的地方.希望给予纠正
银行管理系统.有些不太完美的地方.希望给予纠正
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述
基于Verilog-HDL的硬件电路的实现
9.1 简单的可编程单脉冲发生器
9.1.1 由系统功能描述时序关系
9.1.2 流程图的设计
9.1.3 系统功能描述
9.1.4 逻辑框图
9.1.5 延时模块的详细描述及仿真
9.1.6 功能模块Verilog-HDL描述的模块化方法
9.1.7 输入检测模块的详细描述及仿真
9.1.8 计 ...
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 9.7.1 步进电机驱动的逻辑符号 9.7.2 步进电机驱动的时序图 9.7.3 步进电机驱动的逻辑框图
基于Verilog-HDL的硬件电路的实现
9.7 步进电机的控制
9.7.1 步进电机驱动的逻辑符号
9.7.2 步进电机驱动的时序图
9.7.3 步进电机驱动的逻辑框图
9.7.4 计数模块的设计与实现
9.7.5 译码模块的设计与实现
9.7.6 步进电机驱动的Verilog-HDL描述
9.7.7 编译指令-"宏替换`define"的使用 ...
单片机开发 U盘文件读写模块, 连接方式: 软件模拟SPI时序+查询, MCS-51单片机C语言示例程序
U盘文件读写模块, 连接方式: 软件模拟SPI时序+查询, MCS-51单片机C语言示例程序
压缩解压 U盘文件读写模块, 连接方式: 软件模拟SPI时序+查询
U盘文件读写模块, 连接方式: 软件模拟SPI时序+查询
其他书籍 介绍了TFT—LCD接口时序和S3C2410的LCD控制寄存器设置方案
介绍了TFT—LCD接口时序和S3C2410的LCD控制寄存器设置方案,结合实例阐述了基于S3C2410的LCD显示系统的设计方法。