搜索结果
找到约 4,524 项符合
变跨导乘法器 的查询结果
其他 AD633 器件资料---------------- 四象限模拟乘法器
AD633
器件资料----------------
四象限模拟乘法器，需要的都来下吧
VHDL/FPGA/Verilog booth乘法器： 16*16有符号乘法器
booth乘法器： 16*16有符号乘法器，Booth编码，简单阵列，Ripple Carry Adder
VHDL/FPGA/Verilog 脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systolic）的乘法器
脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systolic）的乘法器
VHDL/FPGA/Verilog 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4
即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。
2． ultiplier_quick_add_5
即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。
3 ...
VHDL/FPGA/Verilog 16*16有符号乘法器的  编码方式：Booth编码
16*16有符号乘法器的
 编码方式：Booth编码，
 拓扑结构：简单阵列
 加法器：Ripple Carry Adder
其他 移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件
移位相加8位硬件乘法器电路设计
乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。
VHDL/FPGA/Verilog 好用的浮点乘法器
好用的浮点乘法器，可完成32位IEEE格式的浮点乘法，经过仿真通过
系统设计方案 本压缩包里含有一4位乘法器及PDF书记一本
本压缩包里含有一4位乘法器及PDF书记一本，其中PDF书记钟含有百例各种VHDL实例
VHDL/FPGA/Verilog 实现了VHDL乘法器
实现了VHDL乘法器，8位乘法操作的完成
数据结构 使用加法器树乘法器实现8位乘法运算
使用加法器树乘法器实现8位乘法运算，VHDL语言予以实现