搜索结果
找到约 24,500 项符合
压频变换器 的查询结果
VHDL/FPGA/Verilog 2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢
2.5分频器。算是小数分频的一个例子。我们以前做实验的时候用来写实验报告滴~还有好多呢，慢慢上传吧~
VHDL/FPGA/Verilog 技术分频器。把时钟分为奇数个
技术分频器。把时钟分为奇数个，好像我做出来是个通用的。
系统设计方案 EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器
EDA常用计数函数VHDL程序设计,基于VHDL的交通灯设计实例&分频器
数学计算 傅立叶变换和扩频BPSK的MATLAB仿真程序源码
傅立叶变换和扩频BPSK的MATLAB仿真程序源码
其他 频谱分析程序,基于离散傅里叶变换的频谱分析程序。由时间序列求出在频域里的振幅图象
频谱分析程序,基于离散傅里叶变换的频谱分析程序。由时间序列求出在频域里的振幅图象，可以分析振动主频。
单片机开发 无线射频系统中应用的上变频器
无线射频系统中应用的上变频器，可以帮助你尽快完成设计
单片机开发 计数,定时器应用.拨码开关一次只选一个..393作分频器用
计数,定时器应用.拨码开关一次只选一个..393作分频器用
VHDL/FPGA/Verilog VHDL分频器
VHDL分频器，利用分频比较错法，要实现K=324/28=8.3571428571...的分频周期为28，18个8分频和10个9分频循环，所以设一个０到２7的循环计数器，每当1、4、7、10、13、16、19、22、27时进行9分频，其他时为8分频；为使占空比尽量接近50％，需要在每一个8或9分频中设定一下输出几个时钟的0和1。 ...
通讯/手机编程 一种降低正交频分复用信号峰均功率比的方法--压缩扩展变换
一种降低正交频分复用信号峰均功率比的方法--压缩扩展变换
VHDL/FPGA/Verilog 用vhdl实现的分频器
用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制