搜索结果
找到约 6,857 项符合
单相电度表 的查询结果
教程资料 相关于fpga的vga显示的控制
相关于fpga的vga显示的控制,包括模块,设计思路,方案等重要代码
教程资料 应用VHDL技术设计嵌入式全数字锁相环路的方法
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法,详细叙述了其工作原理和设计思想,并用可编程逻辑器件FPGA实现。
教程资料 基于FPGA的全数字锁相环设计
基于FPGA的全数字锁相环设计,内有设计过程和设计思想
教程资料 verilog编写基于fpga的鉴相器模块
verilog编写基于fpga的鉴相器模块
教程资料 基于FPGA设计数字锁相环
基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
教程资料 高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 k ...
教程资料 关于数字锁相环的一点东西
关于数字锁相环的一点东西,可以下来看看\r\n
教程资料 Verilog实现的DDS正弦信号发生器和测频测相模块
Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。
教程资料 基于FPGA的单总线(ONE-WIRE)协议的实现源代码.
基于FPGA的单总线(ONE-WIRE)协议的实现源代码.
模拟电子 2012TI杯A题终极资料-锁相放大器模块-终稿
锁相放大器资料。