搜索结果
找到约 4,982 项符合
加法器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (140)
- 其他 (20)
- 学术论文 (18)
- 技术资料 (9)
- 书籍源码 (7)
- 并行计算 (7)
- 汇编语言 (7)
- 模拟电子 (5)
- 教程资料 (4)
- 单片机开发 (4)
- 其他书籍 (4)
- 可编程逻辑 (3)
- 文章/文档 (3)
- 编译器/解释器 (3)
- 软件设计/软件工程 (3)
- Java编程 (3)
- 其他嵌入式/单片机内容 (3)
- 操作系统开发 (3)
- 数据结构 (3)
- 通讯/手机编程 (3)
- 单片机编程 (2)
- DSP编程 (2)
- 数学计算 (2)
- 嵌入式/单片机编程 (2)
- 系统设计方案 (2)
- 技术管理 (2)
- 应用设计 (2)
- VIP专区 (2)
- 行业应用文档 (1)
- 技术书籍 (1)
- 仿真技术 (1)
- 电源技术 (1)
- 传感与控制 (1)
- 数值算法/人工智能 (1)
- 文件格式 (1)
- matlab例程 (1)
- VC书籍 (1)
- 中间件编程 (1)
- Delphi控件源码 (1)
- Windows Mobile (1)
- Linux/Unix编程 (1)
- Java书籍 (1)
- Linux/uClinux/Unix编程 (1)
- 论文 (1)
- 电路图 (1)
- 笔记 (1)
VHDL/FPGA/Verilog 64位verilog加法器
64位verilog加法器，希望对大家有帮助
VHDL/FPGA/Verilog 本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
本程序是利用两个4位二进制并行加法器通过级联方式构成一个8位加法器。
VHDL/FPGA/Verilog 加法器的VHDL代码
加法器的VHDL代码，可以在很多地方直接应用
其他 Quartus2实现的四位进制并行加法器 用VHDL语言实现
Quartus2实现的四位进制并行加法器
用VHDL语言实现
VHDL/FPGA/Verilog 在MAX+PLUS II环境下用VHDL编写的加法器
在MAX+PLUS II环境下用VHDL编写的加法器
VHDL/FPGA/Verilog 16位快速加法器verilong实现
16位快速加法器verilong实现，很值得一看~
VHDL/FPGA/Verilog 此程序为用VERLOG HDL编写的一个完整的3位加法器。
此程序为用VERLOG HDL编写的一个完整的3位加法器。
VHDL/FPGA/Verilog 两个4bit超前进位加法器实现8bit加法器
两个4bit超前进位加法器实现8bit加法器
VHDL/FPGA/Verilog 用StateCAD设计一个“串进并出的加法器”状态机
用StateCAD设计一个“串进并出的加法器”状态机，并使用StateCAD测试激励生成器设计测试激励，验证该状态机，掌握完整的StateCAD设计流程.