搜索结果
找到约 4,982 项符合
加法器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (140)
- 其他 (20)
- 学术论文 (18)
- 技术资料 (9)
- 书籍源码 (7)
- 并行计算 (7)
- 汇编语言 (7)
- 模拟电子 (5)
- 教程资料 (4)
- 单片机开发 (4)
- 其他书籍 (4)
- 可编程逻辑 (3)
- 文章/文档 (3)
- 编译器/解释器 (3)
- 软件设计/软件工程 (3)
- Java编程 (3)
- 其他嵌入式/单片机内容 (3)
- 操作系统开发 (3)
- 数据结构 (3)
- 通讯/手机编程 (3)
- 单片机编程 (2)
- DSP编程 (2)
- 数学计算 (2)
- 嵌入式/单片机编程 (2)
- 系统设计方案 (2)
- 技术管理 (2)
- 应用设计 (2)
- VIP专区 (2)
- 行业应用文档 (1)
- 技术书籍 (1)
- 仿真技术 (1)
- 电源技术 (1)
- 传感与控制 (1)
- 数值算法/人工智能 (1)
- 文件格式 (1)
- matlab例程 (1)
- VC书籍 (1)
- 中间件编程 (1)
- Delphi控件源码 (1)
- Windows Mobile (1)
- Linux/Unix编程 (1)
- Java书籍 (1)
- Linux/uClinux/Unix编程 (1)
- 论文 (1)
- 电路图 (1)
- 笔记 (1)
文章/文档 Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方
Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序
Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序
Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
VHDL/FPGA/Verilog vhdl 测试向量含测试向量（Test Bench）和波形产生：VHDL实例---相应加法器的测试向量（test bench).txt
vhdl 测试向量含测试向量（Test Bench）和波形产生：VHDL实例---相应加法器的测试向量（test bench).txt
VHDL/FPGA/Verilog 16位高速加法器
16位高速加法器，采用verilog语言编写，已经成功仿真，能够运行
VHDL/FPGA/Verilog 这是用vhdl编写的四位加法器
这是用vhdl编写的四位加法器，请多指教
VHDL/FPGA/Verilog 基于maxplus2的八位加法器
基于maxplus2的八位加法器，已经通过仿真
VHDL/FPGA/Verilog 数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。
VHDL/FPGA/Verilog 加法器 乘法器电路 除法器电路设计 键盘扫描电路设计 显示电路
加法器 乘法器电路 除法器电路设计 键盘扫描电路设计 显示电路
VHDL/FPGA/Verilog 加法器核
加法器核，带进位位的，xilinx公司的核，能用
VHDL/FPGA/Verilog verilog shi 实现的加法器（8位）适用于初学asic
verilog shi 实现的加法器（8位）适用于初学asic
VHDL/FPGA/Verilog N位加法器源代码
N位加法器源代码，通用的，通过xilinx验证，希望对大家有用。