搜索：加法器 - 虫虫下载站

其他  加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1

加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1 ，加法器精度为操作数位数的2倍，需要的与门数等于操作数的平方。因此 8 位乘法器需要7个15位加法器和64个与门

https://www.eeworm.com/dl/534/487233.html

下载: 22

查看: 1160

VHDL/FPGA/Verilog 基于VHDL语言的32位单精度的浮点加法器

基于VHDL语言的32位单精度的浮点加法器

https://www.eeworm.com/dl/663/487672.html

下载: 153

查看: 1132

VHDL/FPGA/Verilog 上传文件为：常用加法器verilog设计.rar

上传文件为：常用加法器verilog设计.rar

https://www.eeworm.com/dl/663/492087.html

下载: 131

查看: 1091

VHDL/FPGA/Verilog verilog 加法器设计在modelsim下方针。。。。。。。。。。。。。。。。。。。。。。

verilog 加法器设计在modelsim下方针。。。。。。。。。。。。。。。。。。。。。。

https://www.eeworm.com/dl/663/492584.html

下载: 124

查看: 1104

VHDL/FPGA/Verilog 加法器和全加器参考程序

加法器和全加器参考程序，由VHDL代码编写。初学者可以看一看。内容无毒，下载请杀毒使用。

https://www.eeworm.com/dl/663/492914.html

下载: 84

查看: 1134

Linux/uClinux/Unix编程  32位单精度加法器

32位单精度加法器，在嵌入式可能会用的到

https://www.eeworm.com/dl/508378.html

下载: 1

查看: 32

应用设计  verilog设计加法器

用verilog设计加法器，经modelsim仿真测试没问题。有问题请反馈。

https://www.eeworm.com/dl/514225.html

下载: 3

查看: 59

应用设计  Verilog设计的加法器

用verilog设计的加法器，经过modelsim工具验证无问题。有问题请反馈。

https://www.eeworm.com/dl/514235.html

下载: 1

查看: 61

论文  一位加法器

题目：一位加法器的设计试实现一个十进制的1位数加法器，其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后，若得到的和大于9，则产生一个进位值，并在得到的和值上加6(这是用来补足未使用的六种输入组合)。要求：（1）利用基本逻辑门电路和编码器，译码器及计数器完成电路；（2） ...

https://www.eeworm.com/dl/514996.html

下载: 1

查看: 14

电路图  Multisim加法器

Multisim十进制加法器范围0到18

https://www.eeworm.com/dl/518502.html

下载: 1

查看: 37

搜索结果

按分类筛选

其他  加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1

VHDL/FPGA/Verilog 基于VHDL语言的32位单精度的浮点加法器

VHDL/FPGA/Verilog 上传文件为：常用加法器verilog设计.rar

VHDL/FPGA/Verilog verilog 加法器设计在modelsim下方针。。。。。。。。。。。。。。。。。。。。。。

VHDL/FPGA/Verilog 加法器和全加器参考程序

Linux/uClinux/Unix编程  32位单精度加法器

应用设计  verilog设计加法器

应用设计  Verilog设计的加法器

论文  一位加法器

电路图  Multisim加法器