搜索：分频 - 虫虫下载站

VHDL/FPGA/Verilog 一个时钟分频模块,in verilog hdl

一个时钟分频模块,in verilog hdl

https://www.eeworm.com/dl/663/488836.html

下载: 136

查看: 1113

VHDL/FPGA/Verilog 键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz

键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz

https://www.eeworm.com/dl/663/494317.html

下载: 193

查看: 1603

单片机开发  描述了48分频的功能的原理图

描述了48分频的功能的原理图，使用16位移位寄存器来实现

https://www.eeworm.com/dl/648/494608.html

下载: 138

查看: 1108

电子书籍  计数器,分频器,锁存器,驱动器分册 338页 5.7M.pdf

器件数据手册专辑 120册 2.15G计数器,分频器,锁存器,驱动器分册 338页 5.7M.pdf

https://www.eeworm.com/dl/504376.html

下载: 21

查看: 11843

VHDL/FPGA/Verilog 4分频电路设计

分频电路，大家互相学习，给给意见

https://www.eeworm.com/dl/507127.html

查看: 18

行业应用文档  VHDl分频器设计

分频器的设计，十分简单好用。入门用户的好选择，不容错过。

https://www.eeworm.com/dl/508781.html

下载: 1

查看: 28

VHDL/Verilog/EDA源码  用verilog实现fpga的通用分频器的实现

用verilog实现了奇数和偶数不同的分频器设计

https://www.eeworm.com/dl/512237.html

下载: 1

查看: 56

电路图  Quartus分频器设计试验

熟悉分频电路的逻辑功能，并用硬件描述语言实现其设计。并利用已经实现的 VHDL 模块文件，采用原理图方法，实现 0-F 计数自动循环显示，频率 10Hz。此文件中含有试验分析报告和详细的VHDL模块文件及原理图。

https://www.eeworm.com/dl/513473.html

查看: 14

应用设计  verilog设计三分频器代码

用verilog编写的三分频器代码，用modelsim测试没有问题，有问题请反馈给我

https://www.eeworm.com/dl/514224.html

下载: 2

查看: 8

技术资料  基于FPGA的分频器的设计与实现

该文档为基于FPGA的分频器的设计与实现简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

https://www.eeworm.com/dl/745743.html

下载: 8

查看: 3521

搜索结果

按分类筛选