搜索结果
找到约 250 项符合
分频器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (82)
- 技术资料 (72)
- 单片机编程 (16)
- 其他 (11)
- 教程资料 (11)
- 嵌入式/单片机编程 (7)
- 可编程逻辑 (4)
- 单片机开发 (4)
- 系统设计方案 (4)
- 软件设计/软件工程 (4)
- VIP专区 (4)
- 模拟电子 (3)
- 技术教程 (2)
- 汇编语言 (2)
- 中间件编程 (2)
- RFID编程 (2)
- 电路图 (1)
- 笔记 (1)
- 应用设计 (1)
- 器件手册 (1)
- 电子书籍 (1)
- VHDL/Verilog/EDA源码 (1)
- 行业应用文档 (1)
- DSP编程 (1)
- 通讯/手机编程 (1)
- 操作系统开发 (1)
- 书籍源码 (1)
- 其他文档 (1)
- 技术书籍 (1)
- 其他书籍 (1)
- ARM (1)
- 通信网络 (1)
- 文件格式 (1)
- 文章/文档 (1)
- matlab例程 (1)
- 其他嵌入式/单片机内容 (1)
VHDL/FPGA/Verilog 该模块为分频器
该模块为分频器，将1KHZ的时钟频率分频成每分钟一次的时钟频率
事实上，该源码可以实现任意整数的分频，主要让N的值设置好相应的数字
VHDL/FPGA/Verilog 分频器的vhdl描述
分频器的vhdl描述，在源代码中完成对时钟信号CLK的2分频,4分频,8分频,16分频
电路图 Quartus分频器设计试验
熟悉分频电路的逻辑功能，并用硬件描述语言实现其设计。并利用已经实现的 VHDL 模块文件，采用原理图方法，实现 0-F 计数自动循环显示，频率 10Hz。
此文件中含有试验分析报告和详细的VHDL模块文件及原理图。
技术资料 verliog 编写的分频器
本文件使用verliog编写了分频器，对于初学者来说是一个非常好的学习案例。
技术资料 EDA实验分频器设计
完成一个用FPGA实现的分频器设计，附有VHDL源代码
教程资料 使用VHDL进行分频器设计
基于VHDL语言的多种分频程序
可编程逻辑 使用VHDL进行分频器设计
基于VHDL语言的多种分频程序
VHDL/FPGA/Verilog 基于VHDL的分频器设计
基于VHDL的分频器设计，这是源码希望对大家有用。
VHDL/FPGA/Verilog 用vhdl实现的分频器
用vhdl实现的分频器，可产生任意对主时钟的分频，从而是实现不同频率pwm的控制