搜索结果
找到约 626 项符合
准谐振 的查询结果
文章/文档 所 设计的 无线数 传模块 由单 片射 频收发 器芯片 波器和压控振荡器组成。压控振荡器由片内的振荡电路 nRF903、微控制器MSP430F1121和接 口芯片75LV4737A 和外接的L
所 设计的 无线数 传模块 由单 片射 频收发 器芯片 波器和压控振荡器组成。压控振荡器由片内的振荡电路
nRF903、微控制器MSP430F1121和接 口芯片75LV4737A 和外接的LC谐振回路组成。要发射的数据通过DATA端
组 成 ,工作 在 915MHz国际通用的 ISM 频 段 ; GMSK/ 输入 。 ...
其他书籍 oracle10G备份与恢复的详细解说
oracle10G备份与恢复的详细解说,文件名非要压缩成英文,不知道译的准不准
软件设计/软件工程 基于图像增强的灰度插值算法
基于图像增强的灰度插值算法,这是图像配准和图像融合的基础部分
VHDL/FPGA/Verilog 4位数字频率计的verilog HDL设计
4位数字频率计的verilog HDL设计,精度比较准的
VHDL/FPGA/Verilog 用4位十进制计数器对用户输入时钟信号进行计数
用4位十进制计数器对用户输入时钟信号进行计数,计数间隔为1秒钟。计数满1秒钟后将计数值(即频率值)所存到4位寄存器中显示,并将计数器清0,在进行下一次计数。
频率计由三种模块组成:testctl为控制模块,由1Hz其准产生rst_cnt,load,cnt_en信号;cnt10为带清0及计数允许的十进制计数器;reg4b为四位寄存器。 ...
嵌入式/单片机编程 多种时钟下的汇编延时程序
多种时钟下的汇编延时程序,基于定时器的,精准
VC书籍 利用宏编译将程序的调试部分与主体部分分隔开
利用宏编译将程序的调试部分与主体部分分隔开,即编译开关DEBUG、MIDEBUG、
TRANSDEBUG、SEARCHDEBUG
*fix bug: cvGeTransform()的内存泄漏问题(调整函数接口,使得内存损耗降为6M)
*加入了保存配准结果的功能(包括保存配准图像,配准数据RegisterLog.txt)
*去掉save菜单,直接加到register选项中,且保存文件名自动随机 ...
其他嵌入式/单片机内容 该数控直流电流源以精密压控电流源为核心、用单片机、DAC组成控制电路
该数控直流电流源以精密压控电流源为核心、用单片机、DAC组成控制电路,引入“S类”反馈控制功率放大电路,实现超精密电流控制、具备精准的扩流能力、低失调、有步进、同时带有 丰富扩展功能的精密电流源。经过ADC采样,完成输出电流显示功能,并使输出范围覆盖0~2A,是理想的电流源解决方案。 ...