搜索结果
找到约 24,320 项符合
全加器 的查询结果
按分类筛选
VHDL/FPGA/Verilog 触发器实现的
触发器实现的，8位全加器的VHDL语言实现，适用于altera系列的FPGA
VHDL/FPGA/Verilog 自编自写的ＶＨＤＬ代码
自编自写的ＶＨＤＬ代码，用于实现全加器功能，可能有误
并行计算 本程序完成带进位输入输出的四位二进制加法运算
本程序完成带进位输入输出的四位二进制加法运算，编程思想采用真值表转换成布尔方程式，利用循环语句将一位全加器编为四位加法器。
其他 该程序是用quartus II作为开发工具
该程序是用quartus II作为开发工具，用verilog语言编写，实现全加器功能的实例。对初学者很有意义
VHDL/FPGA/Verilog 常用经典典型电路
常用经典典型电路，如全加器，乘法器，如何减小资源
VHDL/FPGA/Verilog 用VHDL写的源代码程序
用VHDL写的源代码程序，包涵三人表决器，七人表决器，全加器以及模24，模60的计数器，都是单文件的，由于程序小又多，所以集中在一起，供新学习VHDL语言的朋友们参考。
VHDL/FPGA/Verilog 各种计数器
各种计数器，编码器，全加器等元件的VHDL语言描述
VHDL/FPGA/Verilog 这是我在ISP编程实验中独立编写的采用结构化描述的一个七人表决器
这是我在ISP编程实验中独立编写的采用结构化描述的一个七人表决器，通过独特的3次映射一位全加器的方法从而实现七人表决器的功能，与网络上任何其他的七人表决器源码决无雷同。
VHDL/FPGA/Verilog 完成一个加速器设计
完成一个加速器设计，全加器，具 8位计数器