搜索结果
找到约 3,002 项符合
储存环 的查询结果
按分类筛选
- 全部分类
- 技术资料 (1312)
- 学术论文 (151)
- 数据结构 (124)
- 单片机开发 (120)
- 其他 (102)
- VHDL/FPGA/Verilog (63)
- matlab例程 (47)
- 电源技术 (41)
- 微处理器开发 (39)
- 单片机编程 (36)
- 通讯/手机编程 (35)
- 其他书籍 (35)
- 电子书籍 (34)
- 数值算法/人工智能 (33)
- 汇编语言 (30)
- 嵌入式/单片机编程 (29)
- 系统设计方案 (29)
- Java编程 (28)
- DSP编程 (26)
- 模拟电子 (26)
- 软件设计/软件工程 (26)
- 书籍源码 (24)
- 数学计算 (22)
- VC书籍 (22)
- 技术书籍 (20)
- 文章/文档 (19)
- Delphi控件源码 (19)
- Linux/Unix编程 (18)
- Windows CE (17)
- 人工智能/神经网络 (15)
- uCOS (14)
- VIP专区 (14)
- 源码 (13)
- 加密解密 (13)
- 教程资料 (13)
- 网络 (13)
- 通信网络 (12)
- 教育系统应用 (12)
- 编译器/解释器 (12)
- 压缩解压 (11)
- SQL Server (11)
- 游戏 (10)
- 文件格式 (10)
- C/C++语言编程 (9)
- 操作系统开发 (9)
- 电子书籍 (9)
- 驱动编程 (9)
- Internet/网络编程 (9)
- 其他嵌入式/单片机内容 (9)
- 测试测量 (8)
- 可编程逻辑 (8)
- 其他行业 (8)
- 无线通信 (7)
- 工控技术 (7)
- GPS编程 (7)
- 数字处理及显示 (6)
- 锁相环 (6)
- 企业管理 (6)
- 嵌入式Linux (6)
- 嵌入式综合 (5)
- 串口编程 (5)
- 磁盘编程 (5)
- Applet (5)
- USB编程 (5)
- 通讯编程文档 (5)
- VxWorks (5)
- Symbian (5)
- 中间件编程 (5)
- 邮电通讯系统 (5)
- 3G开发 (5)
- 论文 (4)
- 应用设计 (4)
- 技术教程 (4)
- 多国语言处理 (4)
- FlashMX/Flex源码 (4)
- 书籍 (3)
- PCB相关 (3)
- 行业应用文档 (3)
- 数据库系统 (3)
- 仿真技术 (3)
- 开发工具 (3)
- 电机控制 (3)
- 手机短信编程 (3)
- 语音压缩 (3)
- 其他数据库 (3)
- 百货/超市行业 (3)
- 行业发展研究 (3)
- Jsp/Servlet (3)
- 软件 (2)
- 习题答案 (2)
- 电感器 (2)
- Windows编程 (2)
- 存储器技术 (2)
- 软件工程 (2)
- 单片机相关 (2)
- 电子技术 (2)
- 源码/资料 (2)
- *行业应用 (2)
- 技术管理 (2)
- Java书籍 (2)
书籍源码 都是自己编写的常用算法的事例,本人础作. 里面有:哈密尔顿环,皇后问题,图的着色问题,子集和数问题,树和等价问题,栈的各种用发等.
都是自己编写的常用算法的事例,本人础作.
里面有:哈密尔顿环,皇后问题,图的着色问题,子集和数问题,树和等价问题,栈的各种用发等.
VHDL/FPGA/Verilog 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源,再者,这种方式只消耗不多的逻辑单 ...
其他书籍 测试是现代软件工程中的重要一环。本书系统地介绍了开发部门从了解客户机/服务器系统测试的特殊要求
测试是现代软件工程中的重要一环。本书系统地介绍了开发部门从了解客户机/服务器系统测试的特殊要求,选择合适的测试工具,进行测试实践,直到最终得到一个高效的、可靠的系统的全过程。
VHDL/FPGA/Verilog 数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比
数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比,DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。
数据结构 本程序是二项式相加减
本程序是二项式相加减,程序简单易用。数据用链表储存。
VHDL/FPGA/Verilog 基于CPLD的签到器的设计
基于CPLD的签到器的设计,用三维数组队人名进行储存