搜索结果

找到约 16,167 项符合 低噪声电路 的查询结果

VHDL/FPGA/Verilog 用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波

用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2MHz的方波,占空比为50% 3. RESET:复位信号,低有效 三、输入信号说明: 输入数据为串行改进密勒码,每个码元持续时间为8μs,即16个CLK时钟;数据流是由A、B、C三种信号组成; A:前8个时钟保持“1”, ...
https://www.eeworm.com/dl/663/200856.html
下载: 28
查看: 1195

软件设计/软件工程 1.1 一般说明 IMP705/706/707/708和IMP813L等CMOS监控电路能监控电源及电池电压和μP/μC的工作状况。当电源电 压降至4.65V以下(IMP705/707/813L)

1.1 一般说明 IMP705/706/707/708和IMP813L等CMOS监控电路能监控电源及电池电压和μP/μC的工作状况。当电源电 压降至4.65V以下(IMP705/707/813L)或4.40V以下(IMP706/708)时,即产生复位。 该系列产品能提供多种功能。每个器件在上电、掉电期间及在电压降低的情况下可产生一个复位信号。 此外,IMP705/706/813L带有一个 ...
https://www.eeworm.com/dl/684/202654.html
下载: 81
查看: 1149

其他 数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术

数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术,就是不增加多余度而扰乱信号,改变数字信号的统计特性,使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列(伪随机序列)理论之上的。解扰是加扰的逆过程,恢复原始的数字信号。 如果数字信号具有周期性,则信 ...
https://www.eeworm.com/dl/534/215310.html
下载: 38
查看: 1081

单片机开发 利用查表程序可以完成BCD与七段码的转换,从而取代硬件七段译码电路

利用查表程序可以完成BCD与七段码的转换,从而取代硬件七段译码电路,查表程序本身并无复杂之处, 需要注意的是七段码的取值,因为七段数码管有共阳极及共阴极之分. 共阳极是低电平有效时有效输入。 共阴极是高电平时有效输入(所以在C51单片机要使发光二极管点亮, 数码管是共阳极的就要让I/O口的电位变为低电位.如果是共阴极 ...
https://www.eeworm.com/dl/648/242920.html
下载: 68
查看: 1180

RFID编程 DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K

DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. ...
https://www.eeworm.com/dl/697/248673.html
下载: 199
查看: 1343

其他书籍 ch451电路的c源码 功能 : 开机后在最低位置1

ch451电路的c源码 功能 : 开机后在最低位置1,其余清零;按下键后,左移两位,在低两位显示
https://www.eeworm.com/dl/542/257994.html
下载: 165
查看: 1059

压缩解压 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试

利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VHDL语言输 ...
https://www.eeworm.com/dl/617/261127.html
下载: 85
查看: 1123

单片机开发 CC1100是一种低成本真正单片的UHF收发器

CC1100是一种低成本真正单片的UHF收发器,为低功耗无线应用而设计。电路主要设定为在315、433、868和915MHz的ISM(工业,科学和医学)和SRD(短距离设备)频率波段,也可以容易地设置为300-348 MHz、400-464 MHz和800-928 MHz的其他频率。 RF收发器集成了一个高度可配置的调制解调器。这个调制解调器支持不同的调制格式,其 ...
https://www.eeworm.com/dl/648/281435.html
下载: 192
查看: 1065

VC书籍 通过VC控制底层硬件DDS

通过VC控制底层硬件DDS,实现快速扫频和高频率分辨率的一本振电路实现,使产生的信号具备杂散低,低相位噪声的特点
https://www.eeworm.com/dl/686/288629.html
下载: 104
查看: 1019

文章/文档 针对超声波应用系统易受噪声干扰以及超声波信号的空间衰减现象影响, 从而要求 超声波传感器工作在其最佳特性的特点, 论证了驱动脉冲信号的控制精度对传感器工作特 性的影响, 给出了传感器驱动信号脉冲宽

针对超声波应用系统易受噪声干扰以及超声波信号的空间衰减现象影响, 从而要求 超声波传感器工作在其最佳特性的特点, 论证了驱动脉冲信号的控制精度对传感器工作特 性的影响, 给出了传感器驱动信号脉冲宽度与传感器频率之间的最佳关系式, 提出了采用复 杂可编程逻辑器件(CPLD) 产生传感器驱动控制信号的方法, 将该方法应用于 ...
https://www.eeworm.com/dl/652/292100.html
下载: 64
查看: 1066