搜索：交织器 vhdl - 虫虫下载站

VHDL/FPGA/Verilog RS232数据发送器,适合于VHDL的初学者参考

RS232数据发送器,适合于VHDL的初学者参考

https://www.eeworm.com/dl/663/129830.html

下载: 60

查看: 1129

VHDL/FPGA/Verilog 用vhdl实现双向移位寄存器仿真环境MAXPLUS-II

用vhdl实现双向移位寄存器仿真环境MAXPLUS-II，QUARTUS-

https://www.eeworm.com/dl/663/136611.html

下载: 57

查看: 1130

VHDL/FPGA/Verilog 通过对用硬件描述语言VHDL表示的某个专用部件（如中断控制器、差错控制码编码/译码器

通过对用硬件描述语言VHDL表示的某个专用部件（如中断控制器、差错控制码编码/译码器，此为译码器）的代码分析，构建它的逻辑结构，加深对相关部件设计技术的理解。试验平台：MaxPlusII

https://www.eeworm.com/dl/663/138438.html

下载: 111

查看: 1033

VHDL/FPGA/Verilog 用vhdl的4x4的数据选择器

用vhdl的4x4的数据选择器，在maxplusII下编译、仿真通过。是构成大型数字电路的重要部件。适合vhdl初学者分析学习。

https://www.eeworm.com/dl/663/140403.html

下载: 136

查看: 1091

VHDL/FPGA/Verilog 8位大小比较器的VHDL源代码

8位大小比较器的VHDL源代码，Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs

https://www.eeworm.com/dl/663/141283.html

下载: 63

查看: 1224

VHDL/FPGA/Verilog 三种方法编写多路选择器的VHDL源代码分别使用if else ,select ,when 语句

三种方法编写多路选择器的VHDL源代码分别使用if else ,select ,when 语句

https://www.eeworm.com/dl/663/141286.html

下载: 183

查看: 1472

VHDL/FPGA/Verilog 大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟

大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚

https://www.eeworm.com/dl/663/146918.html

下载: 88

查看: 1078

VHDL/FPGA/Verilog 用VHDL编写的数字时钟,可变宽度脉冲产生器

用VHDL编写的数字时钟,可变宽度脉冲产生器

https://www.eeworm.com/dl/663/147268.html

下载: 109

查看: 1110

VHDL/FPGA/Verilog 这是用VHDL语言写的32位分频器的程序

这是用VHDL语言写的32位分频器的程序，可直接运行，看结果，欢迎使用。多指正，交流。

https://www.eeworm.com/dl/663/151402.html

下载: 64

查看: 1068

VHDL/FPGA/Verilog 分频器几次分频欧次分频 vhdl 语言实现

分频器几次分频欧次分频 vhdl 语言实现

https://www.eeworm.com/dl/663/152477.html

下载: 81

查看: 1034

搜索结果

按分类筛选