搜索结果
找到约 11,938 项符合
二进制进位 的查询结果
按分类筛选
VHDL/FPGA/Verilog Verilog写的 8 位超前进位加法器
Verilog写的 8 位超前进位加法器
其他 中大oj（Sicily）1029的题目。这道题目主要是看清递归关系式而编即可。注意处理精度。本程序利用四位进位处理精度。
中大oj（Sicily）1029的题目。这道题目主要是看清递归关系式而编即可。注意处理精度。本程序利用四位进位处理精度。
VHDL/FPGA/Verilog CLK 为其时钟脉冲 M 控制工作模式 CO 为允许带进位移位输入 S 控制移位模式0-3 D[7..0]是移位数据输入 QB[7..0]是移位数据输出 CN是移位数
CLK 为其时钟脉冲
M 控制工作模式
CO 为允许带进位移位输入
S 控制移位模式0-3
D[7..0]是移位数据输入
QB[7..0]是移位数据输出
CN是移位数据输出进位
VHDL/FPGA/Verilog 设计带进位算术逻辑运算单元
设计带进位算术逻辑运算单元，根据74LS181功能表，用Verilog HDL硬件描述语言编程实现ALU181的算术逻辑运算功能，编辑实验原理图，在算术逻辑单元原理图上，将其扩展为带进位的算术逻辑运算单元，对其进行编译，并设计波形对其进行仿真验证，最后下载验证 ...
并行计算 运用VHDL语言实现四位超前进位加法器。
运用VHDL语言实现四位超前进位加法器。
VHDL/FPGA/Verilog 利用FPGA做出十进制加减法！带有进位借位显示
利用FPGA做出十进制加减法！带有进位借位显示
VHDL/FPGA/Verilog 1.七段数码管译码器 2.4人表决器 3.4进制加减法计数器~具有进位和借位功能
1.七段数码管译码器
2.4人表决器
3.4进制加减法计数器~具有进位和借位功能
VHDL/FPGA/Verilog 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法
一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。 ...
编译器/解释器 用VHDL语言编写的两个四位二进制数相减
用VHDL语言编写的两个四位二进制数相减，其结果会出现进位