搜索：二进制计数 - 虫虫下载站

其他  FPGA实验：用于检测输入的二进制系列

FPGA实验：用于检测输入的二进制系列，连续输入4个0或1，输出1，否则输出0。用按键模拟开关输入

https://www.eeworm.com/dl/534/384617.html

下载: 185

查看: 1036

系统设计方案  加法器是实现两个二进制数相加运算的基本单元电路。8 位加法器就是实现两个8 位二进制相加,同时加上低位进位的运算电路。

加法器是实现两个二进制数相加运算的基本单元电路。8 位加法器就是实现两个8 位二进制相加,同时加上低位进位的运算电路。

https://www.eeworm.com/dl/678/385310.html

下载: 102

查看: 2763

Java编程  JSP操作文本文件进行网页访问量计数

JSP操作文本文件进行网页访问量计数，可以稍加思索把计数写进数据库

https://www.eeworm.com/dl/633/385344.html

下载: 190

查看: 1018

VHDL/FPGA/Verilog 能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能具有复位功能功能扩展：具有整点报时提示、定时闹钟等功能

能够实现小时（24进制）、分钟和秒钟（60进制）的计数功能具有复位功能功能扩展：具有整点报时提示、定时闹钟等功能

https://www.eeworm.com/dl/663/385512.html

下载: 143

查看: 1182

其他  编码器是把输每一个高、低电平的信号编写成一个对应的二进制代码

编码器是把输每一个高、低电平的信号编写成一个对应的二进制代码

https://www.eeworm.com/dl/534/386171.html

下载: 76

查看: 1059

单片机开发  把misr 传感器获取的 hdf格式数据转换成二进制格式！

把misr 传感器获取的 hdf格式数据转换成二进制格式！

https://www.eeworm.com/dl/648/387366.html

下载: 85

查看: 1115

其他  用LSFR实现计数功能

用LSFR实现计数功能，可以减少对寄存器和少一个加法器，涉及verilog的人来说

https://www.eeworm.com/dl/534/387959.html

下载: 37

查看: 1089

教育系统应用  VB窗口界面支持自发自收二进制传输毕业设计有用哦

VB窗口界面支持自发自收二进制传输毕业设计有用哦

https://www.eeworm.com/dl/621/388537.html

下载: 32

查看: 1016

压缩解压  提取大智慧二进制格式数据

提取大智慧二进制格式数据，将其转换为文本格式，可用于数据处理！

https://www.eeworm.com/dl/617/388643.html

下载: 39

查看: 1072

汇编语言  本资料是针对于数字信号处理中的二进制信道均衡算法有很强的isi源程序

本资料是针对于数字信号处理中的二进制信道均衡算法有很强的isi源程序

https://www.eeworm.com/dl/644/389687.html