搜索结果
找到约 1,406 项符合
乘法器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (112)
- 学术论文 (38)
- 技术资料 (26)
- 其他 (22)
- 模拟电子 (7)
- 单片机编程 (7)
- 书籍源码 (7)
- 教程资料 (6)
- 其他书籍 (6)
- 可编程逻辑 (5)
- 单片机开发 (4)
- 系统设计方案 (4)
- 数学计算 (4)
- 技术书籍 (3)
- 电子书籍 (3)
- 文章/文档 (3)
- 软件设计/软件工程 (3)
- 其他嵌入式/单片机内容 (3)
- 数据结构 (3)
- 嵌入式/单片机编程 (3)
- VHDL/Verilog/EDA源码 (3)
- 行业应用文档 (2)
- 电源技术 (2)
- 数值算法/人工智能 (2)
- 并行计算 (2)
- 通讯/手机编程 (2)
- 加密解密 (2)
- VIP专区 (2)
- 技术教程 (1)
- 测试测量 (1)
- 驱动编程 (1)
- 编译器/解释器 (1)
- GPS编程 (1)
- 人物传记/成功经验 (1)
- 电子政务应用 (1)
- 技术管理 (1)
- 中间件编程 (1)
- 文件格式 (1)
- Linux/Unix编程 (1)
- matlab例程 (1)
- 微处理器开发 (1)
- DSP编程 (1)
- 操作系统开发 (1)
- 汇编语言 (1)
- 通讯编程文档 (1)
- 其他文档 (1)
- 资料/手册 (1)
- 电子大赛 (1)
matlab例程 matlab的最小二乘递推算法演示
matlab的最小二乘递推算法演示，以及工程应用实例
VHDL/FPGA/Verilog 定点除法器程序
定点除法器程序，分为被除数大于除数和除数大于被除数两种情况
Java编程 一个计算器软件： 功能要求：必须实现加、减、乘、除、开根号、取余数等运算
一个计算器软件：
功能要求：必须实现加、减、乘、除、开根号、取余数等运算，要能支持连续运算
VHDL/FPGA/Verilog 在MAX+PLUS II环境下用VHDL编写的加法器
在MAX+PLUS II环境下用VHDL编写的加法器
VHDL/FPGA/Verilog 16位快速加法器verilong实现
16位快速加法器verilong实现，很值得一看~
数学计算 基于最小二乘估计的圆心拟合
基于最小二乘估计的圆心拟合，可计算出圆心坐标及半径
VHDL/FPGA/Verilog 此程序为用VERLOG HDL编写的一个完整的3位加法器。
此程序为用VERLOG HDL编写的一个完整的3位加法器。
VHDL/FPGA/Verilog 两个4bit超前进位加法器实现8bit加法器
两个4bit超前进位加法器实现8bit加法器
VHDL/FPGA/Verilog 用verilog HDL代码编写的快速除法器
用verilog HDL代码编写的快速除法器，比较有用