搜索结果
找到约 1,406 项符合
乘法器 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (112)
- 学术论文 (38)
- 技术资料 (26)
- 其他 (22)
- 模拟电子 (7)
- 单片机编程 (7)
- 书籍源码 (7)
- 教程资料 (6)
- 其他书籍 (6)
- 可编程逻辑 (5)
- 单片机开发 (4)
- 系统设计方案 (4)
- 数学计算 (4)
- 技术书籍 (3)
- 电子书籍 (3)
- 文章/文档 (3)
- 软件设计/软件工程 (3)
- 其他嵌入式/单片机内容 (3)
- 数据结构 (3)
- 嵌入式/单片机编程 (3)
- VHDL/Verilog/EDA源码 (3)
- 行业应用文档 (2)
- 电源技术 (2)
- 数值算法/人工智能 (2)
- 并行计算 (2)
- 通讯/手机编程 (2)
- 加密解密 (2)
- VIP专区 (2)
- 技术教程 (1)
- 测试测量 (1)
- 驱动编程 (1)
- 编译器/解释器 (1)
- GPS编程 (1)
- 人物传记/成功经验 (1)
- 电子政务应用 (1)
- 技术管理 (1)
- 中间件编程 (1)
- 文件格式 (1)
- Linux/Unix编程 (1)
- matlab例程 (1)
- 微处理器开发 (1)
- DSP编程 (1)
- 操作系统开发 (1)
- 汇编语言 (1)
- 通讯编程文档 (1)
- 其他文档 (1)
- 资料/手册 (1)
- 电子大赛 (1)
VHDL/FPGA/Verilog 新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方
新型的浮点乘法器 用csa来实现可以用在浮点乘法器的地方
VHDL/FPGA/Verilog 用VHDL实现四位乘法器
用VHDL实现四位乘法器,不直接用乘法实现,一来节省资源,二来可提高速度!
加密解密 椭圆曲线加密算法中的乘法器的生成
椭圆曲线加密算法中的乘法器的生成,主要功能是实现在素域上的多项式模P(大素数)乘的运算。
VHDL/FPGA/Verilog Verilog hdl语言 常用乘法器设计
Verilog hdl语言 常用乘法器设计,可使用modelsim进行仿真
VHDL/FPGA/Verilog Verilog hdl语言 伽罗华域GF(q)乘法器设计
Verilog hdl语言 伽罗华域GF(q)乘法器设计,可使用modelsim进行仿真
其他书籍 定点八位乘法器的原理图设计
定点八位乘法器的原理图设计,已通过功能仿真!
其他 该代码是布斯乘法器代码
该代码是布斯乘法器代码,用于了解布斯算法,本人也是初学者。
VHDL/FPGA/Verilog 一个关于Wallace树乘法器的论文
一个关于Wallace树乘法器的论文,当中展示了一种改进后的wallace树乘法器方案,相比原来占用晶体管更少,效率更高
VHDL/FPGA/Verilog vhdl语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移
vhdl语言的100个例子
VHDL语言100例
第1例 带控制端口的加法器
第2例 无控制端口的加法器
第3例 乘法器
第4例 比较器
第5例 二路选择器
第6例 寄存器
第7例 移位寄存器
第8例 综合单元库
第9例 七值逻辑与基本数据类型
第10例 函数 ...
VHDL/FPGA/Verilog 基于CPLD/FPGA的十六位乘法器的VHDL实现
基于CPLD/FPGA的十六位乘法器的VHDL实现