搜索:主时钟

找到约 8,924 项符合「主时钟」的查询结果

结果 8,924
按分类筛选
显示更多分类
https://www.eeworm.com/dl/566/35837.html 嵌入式综合

嵌入式系统开发的模式与流程

  嵌入式系统硬件模型结构,此系统主要由微处理器MPU、外围电路,以及外设组成,微处理器为ARM 嵌入式处理芯片,如ARM7TMDI 系列及ARM9 系列微处理器,MPU 为整个嵌入式系统硬件的核心,决定了整个系统功能和应用领域。外围电路根据微处理器不同而略有不同,主要由电源管理模型、时钟模块、闪 ...
下载 197
·
查看 1085
https://www.eeworm.com/dl/566/35886.html 嵌入式综合

P82B96 I2C扩展器Demo使用简介

P82B96是一款双极性I2C扩展芯片,在保持I2C系统的工作模式和特性不变的情况下,通过缓冲SDA和SCL总线上的数据来扩展通信距离,同时I2C扩展器P82B96提供了一种在标准I2C总线和其他总线配置间的无锁存、双向性的逻辑接口,它可以把I2C总线连接到2~15V的逻辑器件上,且不受I2C总线协议的限制和时钟速率的 ...
下载 109
·
查看 1137
https://www.eeworm.com/dl/511/42423.html 接口技术

基于SPI总线的RS-422接口电路设计

以SPI总线技术为基础,用微控制器S3C2450X和电平转换芯片MAX3088设计了一个RS-422接口电路,将SPI单端非平衡传输信号转换为RS-422差分信号。在保证SPI同步传输的高效性和高速性的同时,还增强了信号的抗干扰能力。 主要使用9 个信号主机输入G从机输出C 主机输出从机输入 串行时钟C 或外设片选或从机选 ...
下载 103
·
查看 1155
https://www.eeworm.com/dl/648/254893.html 单片机开发

(1)上电后LCD背光打开

(1)上电后LCD背光打开,并显示倒计时5秒,然后时钟开始工作。 (2)用模式键(*)切换模式,如显示时间、日期、闹钟1、闹钟2等,并且可以用上、下键控制加1、减1或是闹钟的On、Off。 (3)原程序有16个键,包括0~9数字键,可以直接输入要设置的时间值,但后来将数字键取消了,你仍然可以通过修改程序 ...
下载 129
·
查看 1129
https://www.eeworm.com/dl/648/269103.html 单片机开发

关于我的数字钟的设计,设计一个24小时的数字闹钟

关于我的数字钟的设计,设计一个24小时的数字闹钟,该数字闹钟的面板如图9.1所示,它包括以下几个组成部分:(1)显示屏,由7个七段数码管组成,其中6个用于显示当前时间(时:分:秒)或设置的闹钟时间,而另一个则用于显示系统内部产生的周期性循环变化的待选预置数字; (2)YES(确认)键:用于输入新的时 ...
下载 176
·
查看 1144
https://www.eeworm.com/dl/663/299485.html VHDL/FPGA/Verilog

除法器的设计本文所采用的除法原理是:对于八位无符号被除数A

除法器的设计本文所采用的除法原理是:对于八位无符号被除数A,先对A转换成高八位是0低八位是A的数C,在时钟脉冲的每个上升沿C 向左移动一位,最后一位补零,同时判断C的高八位是否大于除数B,如是则C的高八位减去B,同时进行移位操作,将C的第二位置1。否则,继续移位操作。经过八个周期后,所得到的C ...
下载 95
·
查看 1078
https://www.eeworm.com/dl/644/384721.html 汇编语言

用8086

用8086,8255,8259和8254构造系统实现对指示灯控制。 8255的PA0,PA1,PA2的三位DIP开关,通过DIP开关的闭合状态决定接在 PB口上的八个指示灯之一闪烁。如PA2,PA1,PA0为000时,PB0上所接的指 示灯闪烁,其余灯熄灭。要求闪烁频率为每秒10次。设8259地址为20H和 21H,8255地址为60H~63H,8254地址 ...
下载 60
·
查看 1052
https://www.eeworm.com/dl/663/455752.html VHDL/FPGA/Verilog

试设计一种彩灯控制器控制8盏灯。该彩灯控制器有4种自动切换的花样。第一种花样为彩灯从右到左

试设计一种彩灯控制器控制8盏灯。该彩灯控制器有4种自动切换的花样。第一种花样为彩灯从右到左,然后从左到右逐次点亮,全灭全亮;第二种花样为彩灯两边同时亮一个逐次向中间移动再散开;第三种花样为彩灯两边同时亮两个逐次向中间移动再散开;第四种花样为彩灯两边同时亮三个,然后四亮四灭,四灭四亮 ...
下载 147
·
查看 1604
https://www.eeworm.com/dl/663/467491.html VHDL/FPGA/Verilog

除法器的设计本文所采用的除法原理是:对于八位无符号被除数A

除法器的设计本文所采用的除法原理是:对于八位无符号被除数A,先对A转换成高八位是0低八位是A的数C,在时钟脉冲的每个上升沿C 向左移动一位,最后一位补零,同时判断C的高八位是否大于除数B,如是则C的高八位减去B,同时进行移位操作,将C的第二位置1。否则,继续移位操作。经过八个周期后,所得到的C ...
下载 95
·
查看 1168
https://www.eeworm.com/dl/744765.html 技术资料

NUC980 硬件设计指南

NUC980 是新唐推出的工业控制物联网系列处理器. NUC980 系列采用 ARM926EJ-S 核心,执行速度高达 300 MHz ,有 LQFP64、LQFN128、LQFN216 3 种封装,堆迭 64 MB 或 128 MB DDR-II 记忆体于同一封装。该文档是 nuc980 硬件设计手册,包含如下内容:1、NUC980 电源部分电路设计2、NUC980 ...
下载 20
·
查看 1340