搜索结果
找到约 16,019 项符合
三分频 的查询结果
按分类筛选
VHDL/FPGA/Verilog vhdl N-0.5分频方法设计
vhdl N-0.5分频方法设计，可以输入任意数值N，即分得到N－0.5的频率。
VHDL/FPGA/Verilog 数控分频器设计:对于一个加法计数器
数控分频器设计:对于一个加法计数器，装载不同的计数初始值时，会有不同频率的溢出输出信号。计数器溢出时，输出‘1’电平，同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号；否则输出‘0’电平。
VHDL/FPGA/Verilog Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
生物技术 简单的分形算法,主要是是演示康托三分集的形成
简单的分形算法,主要是是演示康托三分集的形成
中间件编程 vhdl语言写的基数分频器
vhdl语言写的基数分频器，多平台，通过MODESIM仿真
嵌入式/单片机编程 多数位分频器.............................................可直接编译
多数位分频器.............................................可直接编译
VHDL/FPGA/Verilog 基于VHDL语言描述的一个分频器
基于VHDL语言描述的一个分频器，根据端口值，可作为四分频，八分频等分频器使用。
其他嵌入式/单片机内容 简单的VERILOG五分频电路描述
简单的VERILOG五分频电路描述，可综合。已经过检验
VHDL/FPGA/Verilog 一个在spantan3上实现的24路分频VHDL程序
一个在spantan3上实现的24路分频VHDL程序，实现方法简单，并且在硬件电路上跑过，可以直接使用。可以进一步修改成PWM程序。
文件格式 一种基于自适应分频的频率测量方法及其实现
一种基于自适应分频的频率测量方法及其实现