In this paper, we discuss efficient coding and design styles using verilog.
2013-11-23 02:48:01
下载 54
查看 1,059
www.eeworm.com
One of the strengths of Synplify is the Finite State Machine compiler. This is a powerfulfeature that not only has the ability to automatically detect state machines in the sour
2013-10-20 14:40:01
下载 20
查看 1,253
www.eeworm.com
本文为verilog的源代码
2015-01-08 00:23:01
下载 195
查看 1,063
www.eeworm.com
sdram的verilog的源码实现
2015-01-09 00:18:01
下载 33
查看 1,074
www.eeworm.com
PCI接口的Verilog源代码
2013-12-28 07:58:01
下载 84
查看 1,092
www.eeworm.com
Verilog Coding Style for Efficient Digital Design
2015-01-21 00:47:02
下载 91
查看 1,126
www.eeworm.com
verilog写的回波抵消程序，相当于写了个回波抵消的芯片，不是dsp，可编译后下载于FPGA,绝对原创，写了很长时间。
2014-01-09 19:09:11
下载 178
查看 1,158
www.eeworm.com
用verilog写的跑表程序
2014-01-18 07:39:02
下载 37
查看 1,059
www.eeworm.com
曼彻斯特编解码Verilog代码 .zip
2014-01-03 23:32:14
下载 74
查看 1,168
www.eeworm.com
verilog编写的全功能串口
2014-02-11 11:30:02
下载 125
查看 1,146
www.eeworm.com
verilog实现ALU的源代码，并提供了一个详细的测试平台！
2015-03-23 00:17:01
下载 47
查看 1,193
www.eeworm.com
use verilog
2015-04-02 00:05:01
下载 137
查看 1,107
www.eeworm.com
verilog ADPLL file with testbench.v
2015-07-09 10:18:01
下载 124
查看 1,122
www.eeworm.com
SOURCE INSIGHT的verilog语法插件，SOURCE INSIGHT支持自动完成等功能，是一个不错的硬件语言编辑分析器
2015-08-06 00:43:01
下载 109
查看 1,328
www.eeworm.com
verilog实现电子时钟模块，输入60Hz时钟信号和复位，输出时分秒，共6位，每位7段输出用于驱动
2015-08-13 20:50:01
下载 55
查看 1,101
www.eeworm.com
Viterbi算法的Verilog源代码。
2014-01-07 20:09:13
下载 94
查看 1,085
www.eeworm.com
master spi的源代码（verilog），包括文档，测试程序
2014-01-13 09:52:14
下载 90
查看 1,145
www.eeworm.com
intel 8088 架构的verilog代码，可以综合下载，在fpga上实现8088调试。
2014-01-23 02:36:01
下载 151
查看 1,166
www.eeworm.com
Verilog and VHDL状态机设计，英文pdf格式
State machine design techniques for Verilog and VHDL
Abstract : Designing
2013-12-19 08:38:04
下载 145
查看 1,083